



ΥΠΟΥΡΓΕΙΟ ΕΒΝΙΚΗΣ ΠΑΙΔΕΙΑΣ ΚΑΙ ΘΡΗΣΚΕΥΜΑΤΩΝ  
Εθνική Υπηρεσία Διακρίσεως ΕΠΕΙΔΕΚ

ΕΥΡΩΠΑΪΚΗ ΕΝΩΣΗ  
ΣΥΓΧΡΗΜΑΤΟΔΟΤΗΣΗ  
Ευρωπαϊκό Κοινωνικό Ταμείο




Η ΠΛΑΙΣΙΑ ΣΤΗΝ ΚΟΡΥΦΗ  
Επιχειρησιακό Πρόγραμμα  
Εκπαίδευσης και Αρχικής  
Επαγγελματικής Κατάρτισης

# Βασικά στοιχεία γλώσσας περιγραφής κυκλωμάτων VHDL

(Peter Ashenden, *The Students Guide to VHDL*)



# Βασικά στοιχεία VHDL



# Λεκτικά στοιχεία της VHDL

---

**Αλφάριθμο:** Όλοι οι χαρακτήρες των ISO-8 bit (μικρά, κεφαλαία, με διακριτικά – ä κλπ).

## *Identifiers - Βασικοί Κανόνες:*

- Μπορούν να περιέχουν μόνο αλφαριθμητικούς χαρακτήρες (a...z, A...Z, 0...9) δύναται και τον χαρακτήρα underscore ‘\_’.
- Ο πρώτος χαρακτήρας πρέπει να είναι γράμμα και ο τελευταίος δεν πρέπει να είναι ο ‘\_’.
- Δεν έχει σημασία εάν τα γράμματα είναι μικρά ή κεφαλαία (and2=AND2=And2=...).
- Κάθε identifier μπορεί να έχει οποιοδήποτε μήκος.
- Δεν επιτρέπονται οι ειδικοί χαρακτήρες: “ # & ~ , ( ) \* + , { } - / : ; < > | ! ...”



# Λεκτικά στοιχεία της VHDL

---

*Παραδείγματα μη έγκυρων αναγνωριστικών:*

- 8\_bit\_counter: ξεκινάει με ψηφίο
- A+B: χρησιμοποιεί τον ειδικό χαρακτήρα +
- Bit\_vector\_: χρησιμοποιεί τον χαρακτήρα υπογράμμισης στο τέλος
- 8\_bit\_counter: χρησιμοποιεί δύο διαδοχικούς χαρακτήρες υπογράμμισης κλπ.

*Επικέτες*

Χρησιμοποιούνται για να δηλώσουν προτάσεις, διεργασίες, απεικονίσεις θύρας κλπ.



# Λεκτικά στοιχεία της VHDL

---

## *Eκτελένοι Κανόνες:*

- Ένος εκτελένος identifier περιλέγεται ανάμεσα σε χαρακτήρες ‘\’, και έχει σημασία εάν είναι υπό κεφαλαία ή μικρά.
- Κύθες εκτελένος identifier μπορεί να είναι ίδιος με μία δεσμευτική λέξη.
- Ανάμεσα στους δύο χαρακτήρες ‘\’, μπορεί να χρησιμοποιηθεί οποιοσδήποτε γαστκήρας σε οποιαδήποτε σειρά, εκτός από τον ίδιο τον πρέπει να τοποθετήσουμε άλλον έναν πριν από αυτόν. Για παράδειγμα το όνομα Adder\output θα γραφεί Adder\output\.
- Σε περίπτωση που θέλουμε να χρησιμοποιήσουμε τον χαρακτήρα ‘\’ θα πρέπει να τοποθετήσουμε δύλλον έναν πριν από αυτόν. Για παράδειγμα το όνομα: Με δύο συνεχόμενες παύλες αναφέται το περιεχόμενο της υπόλοιπης γραμμής.



# Λεκτικά στοιχεία της VHDL

Δεσμευμένες λέξεις	entity	next	select
abs	exit	nor	severity
access	file	not	signal
after	for	null	shared
alias	function	of	sla
all	generate	on	sll
and	generic	open	sra
architecture	group	or	srl
array	guarded	others	subtype
assert	if	out	then
attribute	impure	package	to
begin	in	port	transport
block	inertial	postponed	type
body	inout	procedure	unaffected
buffer	is	process	units
bus	label	pure	until
case			



# Λεκτικά στοιχεία της VHDL

---

## Ειδικοί Χαρακτήρες:

Χρησιμοποιούνται για λόγους διαχωρισμού, ένωσης, στίξης και ως τελεστές: & · ( ) \* + , - . / : ; < = > |

και ως ζεύγη: => \*\* := /= >= <= <>

## Χαρακτήρες:

► Ενας χαρακτήρας μπορεί να χρησιμοποιηθεί μέσα σε απόστροφους, πχ. 'a', 'b' κλπ.

► Ένα string τοποθετείται σε διπλές απόστροφους όπως "Παράδειγμα".

► Ένα bit string ορίζει μία ακολουθία από bits. Πριν το string τοποθετείται ένα από τα γράμματα B(bit), X(hexagonal), O(octal) για να δηλώσουν το είδος της αναπαράστασης πχ. B"11010101" ή X"D5" ή O"325".



# Κυριολεκτήματα (literals)

---

## Κυριολεκτήματα:

- Αριθμητικά: 7 55\_300(η υπογράμμιση αγνοείται) 3E2 4#322
- Χαρακτήρων: 'a' '1'
- Αλφαριθμητικά: "abcd1"
- Δυαδικά ψηφία: B(binary), O(Octal), X(hexadecimal)  
`X"fed" B"011" O"017"`



# Λεκτικά στοιχεία της VHDL

---

## *Αριθμοί:*

- Το προκαθορισμένο σύστημα αναπαράστασης είναι το δεκαδικό.
- Μπορούν όμως να χρησιμοποιούν και πραγματικοί σε εκθετική ή κανονική μορφή (285.2 , 8.23E-5).
- Ενας αριθμός μπορεί να εκφραστεί και σε άλλη βάση (πλην του 10) με την σύνταξη base#number# (πχ 2#1001# είναι ο αριθμός 9 στο διαδικό)



# Τύποι Δεδομένων

---

## Τύποι Δεδομένων:

- Ο τύπος ενός αντικείμενου καθορίζει το σύνολο των τυμών και το είδος των λειτουργιών του.
- Η VHDL είναι μία γλώσσα ισχυρών τύπων και απαιτεί κάθε αντικείμενο να έχει συγκεκριμένο τύπο.
- Δεν επιτρέπεται η ανάθεση μίας τιμής ενός τύπου σε ένα αντικείμενο άλλου τύπου εκτός αν γίνεται ποτήρη μετατροπή τύπου.
- Τύποι δεδομένων: βαθμοτόι, σύνθετοι, αρχέτον κλπ.
- Οι βαθμοτόι τύποι αναπαριστούν μία τιμή και διατάσσονται έτσι ώστε οι σχεσιακοί τελεστές να μπορούν να εφαρμοστούν σε μιατούς (ακέραιοι, πραγματικοί και τύποι απαρίθμησης)



# Τύποι Δεσμού ενών

Types defined in the Package Standard of the std Library		
Type	Range of values	Example
<b>bit</b>	'0', '1'	signal A: bit :=1;
<b>bit_vector</b>	an array with each element of type bit	signal INBUS: bit_vector(7 downto 0);
<b>boolean</b>	FALSE, TRUE	variable TEST: Boolean :=FALSE;
<b>character</b>	any legal VHDL character (see package standard); printable characters must be placed between single quotes (e.g. '#')	variable VAL: character :='\$';
<b>file_open_kind*</b>	read_mode, write_mode, append_mode	
<b>file_open_status*</b>	open_ok, status_error, name_error, mode_error	
<b>integer</b>	range is implementation dependent but includes at least -(2 <sup>31</sup> - 1) to +(2 <sup>31</sup> - 1)	constant CONST1: integer :=129;
<b>natural</b>	integer starting with 0 up to the max specified in the implementation	variable VAR1: natural :=2;



# Τύποι Δεσμούνων

<b>positive</b>	integer starting from 1 up the max specified in the implementation	variable VAR2: positive :=2;
<b>real*</b>	floating point number in the range of $-1.0 \times 10^{38}$ to $+1.0 \times 10^{38}$ (can be implementation dependent. <i>Not supported by the Foundation synthesis program.</i> )	variable VAR3: real :=+64.2E12;
<b>severity_level</b>	note, warning, error, failure	
<b>string</b>	array of which each element is of the type character	variable VAR4: string(1 to 12) := “@##ABC*Q_%Z”;
<b>time*</b>	an integer number of which the range is implementation defined; units can be expressed in sec, ms, us, ns, ps, fs, min and hr. <i>Not supported by the Foundation synthesis program</i>	variable DELAY: time :=5 ns;



# Τύποι Δεδομένων

---

## *Τύποι Ακεραίων (integer):*

- To standard της VHDL απαιτεί ότι ο τύπος ακεραίου περιλαμβάνει τουλάχιστον τους αριθμούς από  $-2.147.483.647$  έως  $+2.147.483.647$
- Μπορεί να γίνει και ανάθεση ενός υπο-τύπου ακεραίου:

**type day : is range 0 to 31;**

(Η αρχική τιμή σε αυτήν την περίπτωση είναι 0 - η αριστερότερη)

## *Τύποι Κωντής Υποδιαστολής (real):*

- To standard της VHDL απαιτεί ότι περιλαμβάνει τουλάχιστον το εύρος από  $-1.0E+38$  έως  $+1.0E+38$  και τουλάχιστον 6 δεκαδικά ψηφία ακρίβεια
- Μπορεί να γίνει και ανάθεση ενός υπο-τύπου πραγματικού:

**type level : is range -10.5 to 10.5;**

---



# Τύποι Δεδομένων

## Φυσικοί Τύποι (*physical*):

- Αναπαριστούν πραγματικές ποσότητες.
- Έχουν κύρια μονάδα και πιθανώς δευτερεύουσες μονάδες που είναι πολλαπλάσια της κύριας μονάδας

```
type current is range 0 to 2E-12
units
    A;
    mA=1E-3A;
    uA=1E-6A;
    nA=1E-9A;
    pA=1E-12A;
end units current
```

Τα αποτελέσματα πράξεων με ακεραίους και πραγματικούς δίνουν τιμές ίδιου τύπου.

Προσοχή: η διαίρεση δύο ίδιων φυσικών τύπων δίνει οικέραιο ή πραγματικό ( $5mA / 2mA = 2.5$ )

Για πράξεις μεταξύ φυσικών τύπων είναι προτιμότερη η υεταπροπή τους



# Τύποι Δεδομένων

---

## *Tύπος Χρόνου (time):*

- Είναι ιδιαίτερα σημαντικός στην VHDL καθώς αναπαριστά καθυστέρηση.
- Η κύρια μονάδα είναι το fs που είναι το όριο ακρίβειας εξομοίωσης

**type time is range implementation defined  
units**

```
fs;  
ps = 1000 fs;  
ns = 1000 ps;  
us = 1000 ns;  
ms= 1000 us;  
sec= 1000 ms;  
min= 60 sec;  
hr= 60 min;  
end units time;
```



# Τύποι Δεδομένων

**Tύποι Απαρίθμησης:** αποτελούνται από ακολουθίες χαρακτήρων και identifiers.

**type logic\_value is** ('0', '1', '2', 'Z', 'X');

**type instruction is** (add, sub, store, div, mul);

**type hex\_digit is** ('0', '1', '2', '3', '4', '5', '6', '7', '8', '9', 'A', 'B', 'C', 'D', 'E', 'F')

► Εάν η μεταβλητή δεν αρχικοποιηθεί από τον χρήστη τότε παίρνει την αριστερότερη τιμή της λίστας.

► Δύο διαφορετικοί τύποι μπορεί να έχουν και ίδια στοιχεία

<b>type STD_ULOGIC is</b> (	
'U',	-- uninitialized
'X',	-- forcing unknown
'0',	-- forcing 0
'1',	-- forcing 1
'Z',	-- high impedance
'W',	-- weak unknown
'L',	-- weak 0
'H',	-- weak 1
'-',	-- don't care

► Ενας τύπος απαρίθμησης που χρησιμοποιείται πολύ συχνά στην VHDL είναι o STD\_ULOGIC που ορίζεται στο πακέτο std\_logic\_1164.



# Τύποι Δεδομένων

---

## *Tύπος Χαρακτήρα (Character):*

- Περιλαμβάνει όλους τους χαρακτήρες στο σύνολο ISO-8bit
- Η δήλωση γίνεται με την λέξη **character** και η ανάθεση με αποστρόφους:  
variable terminator: character := 'A';

## *Tύπος Boolean:*

- Εχει δύο τιμές true – false και δίνεται ως αποτέλεσμα συγκρίσεων  
 $123 = 123$  δίνει τιμή true ενώ  $123 > 123$  δίνει τιμή false

## *Tύπος Bit:*

- Εχει δύο τιμές '0', '1' και χρησιμοποιείται για την αναπαράσταση λογικών επιπέδων hardware (συμμετέχει σε λογικές εκφράσεις)



# Τύποι Αεδομένων

---

*Τύποι Οριζόμενοι από τον χρήστη:*

**type identifier is type\_definition**

Πάνω σε έναν οριζόμενο τύπο μπορεί να δηλωθεί ένα υποσύνολό του ως υπο-τύπος (subtype):

- Οι οριζόμενοι από τον χρήστη τύποι θα πρέπει είτε να μπουν στο σώμα της αρχιτεκτονικής και να οριστούν, ή να μπουν σε ένα πακέτο.
- Η δεύτερη προσέγγιση είναι η προτιμότερη, αφού δεν απαιτεί να ξαναγράφονται όταν χρησιμοποιούνται.

```
package user_types is
    ...
    type declarations
    ...
end package user_types
```



# Τύποι Δεδομένων

---

## *Υπο-Τύποι (Subtypes):*

**subtype small\_int is integer range -128 to 127;**

Ο υπο-τύπος χρησιμοποιείται για δήλωση πολλών μεταβλητών.

## *Type Qualification:*

➤ Χρησιμοποιείται για τον διαχωρισμό του τύπου τιμών που ανήκουν σε περισσότερους από έναν τύπο (Overloaded)

**type logic\_level is (unknown, low, undriven, high);**

**type system\_state is (unknown, ready, busy);**

Ο διαχωρισμός γίνεται με τα statements

**logic\_level'(unknown) και system\_state'(unknown)**



# Τύποι Δεδομένων

## Μετατροπές Τύπων:

Η VHDL είναι γλώσσα ισχυρών τύπων (αποτείται η μετατροπή τύπων)

Conversion	Conversions supported by std_logic_1164 package	Function
std_ulogic to bit		to_bit( <i>expression</i> )
std_logic_vector to bit_vector		to_bitvector( <i>expression</i> )
std_ulogic_vector to bit_vector		to_bitvector( <i>expression</i> )
bit to std_ulogic		To_StdULogic( <i>expression</i> )
bit_vector to std_logic_vector		To_StdLogicVector( <i>expression</i> )
bit_vector to std_ulogic_vector		To_StdULogicVector( <i>expression</i> )
std_ulogic to std_logic_vector		To_StdLogicVector( <i>expression</i> )
std_logic to std_ulogic_vector		To_StdLogicVector( <i>expression</i> )
std_logic to std_ulogic_vector		To_StdULogicVector( <i>expression</i> )

► Η σύνταξη για την μετατροπή τύπου είναι όνομα \_ τύπου(έκφραση)

► Απαρίθητη προϋπόθεση είναι να δίνει η έκφραση αποτέλεσμα το οποίο να μπορεί να μετατραπεί στον επιθυμητό τύπο.

► Τύποι απαρίθμησης δεν μπορούν να μετατραπούν.



# Iδιότητες Baθμωτών Τύπων

---

Δίνουν πληροφορίες για τις τιμές ενός τύπου

H σύνταξη είναι: όνομα τύπου <απόστροφος> όνομα ιδιότητας

Attribute	Value
scalar_type'left	returns the first or leftmost value of scalar-type in its defined range
scalar_type'right	returns the last or rightmost value of scalar-type in its defined range
scalar_type'low	returns the lowest value of scalar-type in its defined range
scalar_type'high	returns the greatest value of scalar-type in its defined range
scalar_type'ascending	True if T is an ascending range, otherwise False
scalar_type'value(s)	returns the value in T that is represented by s (s stands for string value).



# Ιδιότητες Βαθμωτών Τύπων

```
type resistance is range 0 to 1E19
units
    ohm;
    kohm = 1000 ohm;
    Mohm = 1000 kohm;
end units resistance;
```

```
type set_index_range is range 21 downto 11;
type logic_level is (unknown, low, undriven,
high);

resistance'left = resistance'low = 0 ohm
resistance'right = resistance'high = 1E19 ohm
resistance'ascending = true
resistance'value("5 Mohm")=5000000ohm
set_index_range'left = set_index_range'high = 21
set_index_range'right = set_index_range'low = 11
set_index_range'ascending = false
set_index_range'value("20") = 20
```



# Iδιότητες Βαθμωτών Τύπων

Σε διακριτούς και βαθμωτούς τύπους υπάρχουν οι ακόλουθες ιδιότητες:

Type'pos(x)	Θέση του x
Type'val(n)	Τιμή στην θέση n
Type'succ(x)	Τιμή στην επόμενη μεγαλύτερη θέση του x
Type'pred(x)	Τιμή στην επόμενη μικρότερη θέση του x
Type'leftof(x)	Τιμή μία θέση αριστερά του x
Type'rightof(x)	Τιμή μία θέση δεξιά του x

Διαφοροποιούνται  
ανάλογα με την  
διάταξη (ascending  
/ descending)

logic\_level'pos(unknown) = 0      logic\_level'val(3) = high

logic\_level'succ(unknown) = low      logic\_level'pred(undriven) = low



# Αντικείμενα

---

## Αντικείμενα:

- Ενα αντικείμενο δημιουργείται από μία δήλωση και έχει τιμή και τύπο.
- Μπορεί να είναι σταθερά, μεταβλητή, σήμα ή αρχείο.
- Τα σύμβατα πτορούν να θεωρηθούν ως γραμμές διασύνδεσης σε ένα συμπλοκό και παίρνουν τιμές με κάποια συνάρτηση ανάθεσης.
- Οι σταθερές και οι μεταβλητές μοντελοποιούν την συμπεριφορά ενός κυκλώματος και χρησιμοποιούνται σε διαδικασίες και συναρτήσεις, όπως σε μία γλώσσα προγραμματισμού.



# Σταθερές

---

**Σταθερά:** οποιουδήποτε τύπου αλλά πωρνει μία μόνο τιμή.

Χρησιμοποιούνται για ευαναγνωστήτα (αντικαθιστά αριθμούς)

**constant identifier : subtype indication := expression**

## Παραδείγματα

```
constant number_of_bytes : integer := 4;  
constant number_of_bits : integer := 8*number_of_bytes;  
constant e : real := 2.71828;  
constant prop_delay : time := 3 ns;  
constant size_limit, count_limit : integer := 255;
```



# Μεταβλητές

---

**Μεταβλητή:** οποιουδήποτε τύπου με οσεσδήποτε τιμές.

**variable identifier :** subtype \_ indication := expression

- Μία μεταβλητή ορίζεται εντός μίας διαδικασίας (*process*).
- Η αρχική τιμή της είναι η αριστερότερη τιμή του τύπου.
- Η καταχώρηση μεταβλητής γίνεται γενικά ως ακολούθως:

*variable\_name := expression;*

- Με την καταχώρηση τιμής σε μία μεταβλητή αυτή ενημερώνεται ακοριαία (σε αντιδιαστολή με τα σήματα που η τιμή τους ενημερώνεται σε μελλοντική χρονική στιγμή)

**variable index : integer := 0;**

**variable sum : real := 0.5;**

**variable s : bit\_vector (0 to 15) := "FFFF";**



# Παράδειγμα χρήσης μεταβλητών

```
architecture sample of ent is
```

```
constant pi : real := 3.14159;
```

```
begin
```

```
process
```

```
variable counter : integer;
```

```
begin
```

```
...
```

```
counter:=counter+1;
```

```
...
```

```
end process;
```

```
end architecture sample;
```




# Παράδειγμα χρήσης μεταβλητών

---

```
entity show_var is
port (a: in bit; b:out bit);
end show_var;
architecture example of show_var is
signal f1,f2 : bit := '0';
signal f3,f4 : bit_vector (1 downto 0);
begin
p0: process (f1, f2, f3, f4)
variable s1, s2 : bit;
variable s3, s4 : bit_vector(1 downto 0);
variable s5: bit_vector (3 downto 0);
begin
s1:=not (f1 or f2);
s2:='1';
s3:="01";
s4:=f4 or "10";
s5:=(3=>'1', 2=>'1', others=>'0');
end process;
end architecture example ;
```



# Σήματα



# Σήματα

## Η συνάρτηση ισοδυναμίας ExNOR

entity equivalence is

```
port (a,b: in bit; x:out bit);
```

```
end equivalence;
```

architecture behave of equivalence is

```
begin
```

```
p0: process (a, b)
```

```
begin
```

```
if (a=b) then x<='1';
```

```
elsif (a/=b) then x<='0';
```

```
endif;
```

```
end process;
```

```
end;
```



# Σήματα

## Σήματα:

Η τιμή τους αναγέρνεται όταν εκτελεστεί μία εντολή ανάθεσης σε σήμα με προβλεπόμενη καθυστέρηση, πχ. `Sum <= (A xor B) after 10ns;`

Όταν η καθυστέρηση λείπει υπονοείται `0ns` (delta delay)

Ενα σήμα συλλέγει οδηγούς σημάτων και διεύκει πολύπολη τιμή της ενδιάμεσης των τιμών των οδηγών.

```
signal list_of_signal_names: type [ := initial value ] ;
```

```
signal sum, CARRY: std_logic;
signal CLOCK: bit;
signal TRIGGER: integer := 0;
signal DATA_BUS: bit_vector(0 to 7);
signal VALUE: integer range 0 to 100;
```

```
signal wave: std_logic;
```

`Wave <= '0', '1' after 5ns, '0' after 10ns, '1' after 20ns;`



# Αντικείμενα

Example of a process using Variables

```
architecture VAR_OF EXAMPLE is
    signal TRIGGER, RESULT: integer := 0;
begin
    process
        variable variable1: integer :=1;
        variable variable2: integer :=2;
        variable variable3: integer :=3;
    begin
        wait on TRIGGER;
        variable1 := variable2;
        variable2 := variable1 + variable3;
        variable3 := variable2;
        RESULT <= variable1 + variable2 + variable3;
    end process;
end VAR;
```

Ο υπολογισμός των μεταβλητών γίνεται σειριακά: variable1=2,  
variable2=2+3=5, variable3=5 και άπα Result=2+5+5=12.




# Σήματα

Example of a process using Signals

```
architecture SIGN of EXAMPLE is
    signal TRIGGER, RESULT: integer := 0;
    signal signal1: integer :=1;
    signal signal2: integer :=2;
    signal signal3: integer :=3;
begin
    process
        begin
            wait on TRIGGER;
            signal1 <= signal2;
            signal2 <= signal1 + signal3;
            signal3 <= signal2;
            RESULT <= signal1 + signal2 + signal3;
        end process;
    end SIGN;
```

Θα γίνουν όταν μπλοκαριστεί



Τα σήματα υπολογίζονται ταυτόχρονα την χρονική στιγμή που φτάνει το σήμα Trigger και με τις παλιές τιμές των σημάτων. Εποι signal1=2, signal2=1+3=4, signal3=2 και Result=1+2+3=6



Βασικά Στοιχεία της VHDL

# Σήματα

---

*H σειρά ανάθεσης στις μεταβλητές έχει μεγάλη σημασία αφού εκπελούνται ακολουθιακά.*

*H σειρά ανάθεσης στα σήματα δεν έχει καμία σημασία αφού εκπελούνται όλες μαζί μετά από χρόνο δ ή μεγαλύτερο.*

Ας δούμε ένα παράδειγμα:



# Σήματα

architecture behave of seq\_sig\_assgn is

```
signal f1:bit:='1';
```

```
signal x:bit:='0';
```

```
begin
```

```
p0: process(x,a)
```

```
variable f2:bit:='0';
```

```
variable f3, f4: bit:='0';
```

```
begin
```

```
f3:=f2 or f1;
```

```
f4:=f3 and f1;
```

```
x<= (f3 and f4) after 5ns;
```

```
a<=x after 5ns;
```

```
end process;
```

```
end behave;
```



# Σήματα

Η ενολλαγή των αναθέσεων των μεταβλητών άλλαξε το αποτέλεσμα.

**architecture behave of seq\_sig\_assgn is**

signal f1:bit:='1';

signal x:bit:='0';

**begin**

p0: process(x,a)

variable f2:bit:='0';

variable f3, f4: bit:='0';

**begin**

f4=0 άμεσα

f4:=f3 and f1;

f3=1 άμεσα

x<= (f3 and f4) after 5ns;

a=x after 5ns;

**end process;**

**end behave;**



# Σήματα

architecture behave of seq\_sig\_assgn is

```
signal f1:bit:='1';
signal x:bit:='0';
begin
    p0: process(x,a)
        variable f2:bit:='0';
        variable f3, f4: bit:='0';
    begin
        f3:=f2 or f1;
        f4:=f3 and f1;
        a<=x after 5ns;
        x<= (f3 and f4) after 5ns;
    end process;
end behave;
```

f3=1 áμεσα  
f4=1 áμεσα  
a=0 μετά από 5ns  
1 μετά από 10ns  
x=1 μετά από 5ns

Η αντιστροφή σε ράς  
ανάθεσης των  
σημάτων δεν αλλάζει  
το αποτέλεσμα



# Σήματα

```
entity not_xor is
  port ( a,b : in bit; x : out bit);
end not_xor;
```

```
architecture behave of not_xor is
```

```
begin
  p0: process(a,b)
    begin
      x<='0';
      if (a=b) then
        x<='1';
      end if;
    end process;
  end behave;
```

$x=0$  μετά από  $0ns+\delta$   
 $x=1$  μετά από  $0ns+\delta$



# Xaraktrιστικά Σημάτων

Attribute	Function
<code>signal_name'event</code>	returns the Boolean value True if an event on the signal occurred, otherwise gives a False
<code>signal_name'active</code>	returns the Boolean value True there has been a transaction (assignment) on the signal, otherwise gives a False
<code>signal_name'transaction</code>	returns a signal of the type "bit" that toggles (0 to 1 or 1 to 0) every time there is a transaction on the signal.
<code>signal_name'last_event</code>	returns the time interval since the last event on the signal
<code>signal_name'last_active</code>	returns the time interval since the last transaction on the signal
<code>signal_name'last_value</code>	gives the value of the signal before the last event occurred on the signal
<code>signal_name'delayed(T)</code>	gives a signal that is the delayed version (by time T) of the original one. [T is optional, default T=0]
<code>signal_name'stable(T)</code>	returns a Boolean value, True, if no event has occurred on the signal during the interval T, otherwise returns a False. [T is optional, default T=0]
<code>signal_name'quiet(T)</code>	returns a Boolean value, True, if no transaction has occurred on the signal during the interval T, otherwise returns a False. [T is optional, default T=0]

Transaction ( $\alpha v\alpha \theta e\sigma \eta \tau u\acute{\eta}\varsigma$ )  $\neq$  Event ( $\alpha \lambda\lambda\alpha \gamma\eta \tau u\acute{\eta}\varsigma$ )



# Xαρακτηριστικό s'event

---

Επιστρέφει boolean τυπή TRUE αν γίνει αλλαγή τιμής στο σήμα s

```
entity DFF is
    port(CLK, D : in std_logic; Q: out std_logic);
end DFF;
```

```
architecture RTL of DFF is
```

```
begin
    seq0 : process
        begin
            wait until CLK'event and CLK = '1';
            Q <= D;
        end process;
    end RTL;
```



# Xαρακτηριστικό s'active

---

Επιστρέφει boolean τιμή TRUE αν υπάρχει σχεδιασμένο γεγονός στο σήμα s (ακόμη και αν δεν αλλάξει)

```
p0 : process (d)
variable a, b: boolean;
begin
    s<=d after 10ns;
    a:=s'active;
    b:=s'event;
end process;
```

a=TRUE αφού το s έχει προγραμματισμένη τιμή  
b=FALSE αφού το s δεν αλλάζει τιμή στον  
τρέχων κύκλο εξουμοίωσης



# Xaraktηριστικό s'last\_value

---

Επιστρέφει τιμή τύπου ίδιου με τον βασικό τύπο του σήματος, ίση με την τελευταία τιμή που είχε το σήμα πριν το τελευταίο γεγονός.

```
p0 : process (d)
variable b: bit:='1';
begin
    s<=d;
    b:=s'last_value;
    b=0 av η αρχική τιμή του σήματος s είναι 0.
end process;
```




# Xaraktηριστικό s'delayed

Δημιουργεί ένα σήμα καθυστερημένο κατά  $t \geq \delta$  σε σχέση με το σήμα s

```
entity attr_delayed is
  port(x : in bit);
end attr_delayed;
```

architecture behave of attr\_delayed is

```
signal f1, f2: bit;
begin
  p0 : process (x)
  begin
    f1<=x;
    f2<=f1'delayed (12ns);
  end process;
  end behave;
```



# Ψευδώνυμα

---

- Δεν είναι νέο αντικείμενο αλλά αποτελεί διαφορετική ονομασία για υπόρχον αντικείμενο.
- Μια χρήση είναι ο προσδιορισμός μίας περιοχής τημών ενός πίνακα.

```
signal instruction: std_logic_vector (15 downto 0);  
alias opcode: std_logic_vector (3 downto 0) is instruction (15 downto 12);
```

To opcode αποτελεί τα δυαδικά υηφά 15 έως 12 της εντολής instruction.



# Τελεστές

Class	and	or	nand	nor	xor	xnor
1. Logical operators	$/=$	$<$	$<=$	$>$	$=$	$\geq$
2. Relational operators	$=$					
3. Shift operators	<b>sll</b>	<b>srl</b>	<b>sra</b>	<b>rol</b>	<b>ror</b>	
4. Addition operators	$+$	$*$	<b>mod</b>	<b>rem</b>		
5. Unary operators	$-$		$\&$			
6. Multiplying op.	$**$					
7. Miscellaneous op.	<b>abs</b>	<b>not</b>				

► Η προτεραιότητά τους ανζάνει από την κατηγορία 1 προς την κατηγορία 7.

► O1 τελεστές ίδιας προτεραιότητας εφαρμόζονται από αριστερά προς τα δεξιά σε μία έκφραση. Η έκφραση «not X & Y xor Z rol 1» ισοδυναμεί με την έκφραση «((not X) & Y) xor (Z rol 1)»

► Για έναν τύπο απαρίθμησης, το αριστερότερο στοιχείο της λίστας θεωρείται το μικρότερο και το δεξιότερο το μεγαλύτερο



# Σχεσιακοί Τελεστές

---

- Οι τελεστές κάθε σχεσιακής έκφρασης πρέπει να είναι ίδιου τύπου.
- Το αποτέλεσμα είναι τύπου BOOLEAN

Σε σύγκριση πυνάκων ισχύουν τα ακόλουθα:

- Άνοι πίνακες είναι ίσοι εάν είναι της ίδιας διάστασης και έχουν ένα προς ένα όλα τα στοιχεία τους ίσα
- Ο πίνακας A είναι μεγαλύτερος από τον B ( $A > B$ ) εάν:
  1. Το πρώτο στοιχείο του A είναι μεγαλύτερο από το πρώτο στοιχείο του B.
  2. Τα πρώτα στοιχεία των A, B είναι ίδια και ο B δεν έχει άλλα στοιχεία αλλά ο A έχει.



# Σχεσιακοί Τελεστές

---

```
variable x1: bit_vector (3 downto 0) := "1011";  
variable x2: bit_vector (3 downto 0) := "1011";  
variable x3: bit_vector (3 downto 0) := "0011";  
variable y: bit_vector (4 downto 0) := "10110";  
variable w: bit_vector (4 downto 0) := "10010";  
variable z: bit_vector (4 downto 0) := "000000";
```

x1=x2, x2>x3, x2<y, x2>w, x2>z, y>z



# Τελεστές Ολίσθησης

---

Operator	Description	Operand Type	Result Type
<b>sll</b>	Shift left logical (Fill right vacated bits with the 0)	Left: Any one-dimensional array type with elements of type bit or Boolean; Right: integer	Same as left type
<b>srl</b>	Shift right logical (Fill left vacated bits with 0)	same as above	Same as left type
<b>sla</b>	Shift left arithmetic (fill right vacated bits with rightmost bit)	same as above	Same as left type
<b>sra</b>	Shift right arithmetic (fill left vacated bits with leftmost bit)	same as above	Same as left type
<b>rol</b>	Rotate left (circular)	same as above	Same as left type
<b>ror</b>	Rotate right (circular)	same as above	Same as left type



# Αριθμητικοί Τελεστές

Operator	Description	Left Operand Type	Right Operand Type	Result Type
*	Multiplication	Any integer or floating point	Same type	Same type
		Any physical type	Integer or real type	Same as left
		Any integer or real type	Any physical type	Same as right
/	Division	Any integer or floating point	Any integer or floating point	Same type
		Any physical type	Any integer or real type	Same as left
		Any physical type	Same type	Integer
mod	Modulus	Any integer type	Same type	Same type
rem	Remainder	Any integer type	Same type	Same type

Operator	Description	Left Operand Type	Right Operand Type	Result Type
**	Exponentiation	Integer type	Integer type	Same as left
		Floating point	Integer type	Same as left
abs	Absolute value	Any numeric type	Same type	Same type
not	Logical negation	Any bit or Boolean type	Same type	Same type

