

ΕΛΕΓΧΟΣ ΟΡΘΗΣ ΛΕΙΤΟΥΡΓΙΑΣ ΔΙΑΦΟΡΙΚΩΝ ΕΝΙΣΧΥΤΩΝ

Η
ΜΕΤΑΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ ΕΞΕΙΔΙΚΕΥΣΗΣ

Υποβάλλεται στην

ορισθείσα από την Γενική Συνέλευση Ειδικής Σύθεσης
του Τμήματος Μηχανικών Η/Υ και Πληροφορικής
Εξεταστική Επιτροπή

από τον

Πριστούρη Παναγιώτη

ως μέρος των Υποχρεώσεων

για τη λήψη

του

ΜΕΤΑΠΤΥΧΙΑΚΟΥ ΔΙΠΛΩΜΑΤΟΣ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ

ΜΕ ΕΞΕΙΔΙΚΕΥΣΗ ΣΤΙΣ ΤΕΧΝΟΛΟΓΙΕΣ - ΕΦΑΡΜΟΓΕΣ

Ιούλιος 2014

ΑΦΙΕΡΩΣΗ

Στον πατέρα μου Πριστούρη Δημήτριο

ΕΥΧΑΡΙΣΤΙΕΣ

Ευχαριστώ θερμά τον κύριο Τσιατούχα Γεώργιο, Αναπληρωτή καθηγητή του Τμήματος Μηχανικών Η/Υ και Πληροφορικής του Πανεπιστημίου Ιωαννίνων, για τη συνεχή υποστήριξή του κατά τη διάρκεια εκπόνησης της μεταπτυχιακής εργασίας. Τον ευχαριστώ για την υπομονή του αλλά και για την άψογη συνεργασία που είχαμε κατά τη διάρκεια των σπουδών μου τόσο στο προπτυχιακό όσο και στο μεταπτυχιακό επίπεδο.

Επιπλέον θα ήθελα να ευχαριστήσω όλους τους καθηγητές του Τμήματος Μηχανικών Η/Υ και Πληροφορικής που μου έδωσαν τη δυνατότητα να φοιτήσω στο μεταπτυχιακό πρόγραμμα σπουδών, κυρίως όμως θα ήθελα να τους ευχαριστήσω για όλα τα διδάγματα που μου έχουν δώσει.

Νιώθω την ανάγκη τέλος να ευχαριστήσω την οικογένειά μου και τους φίλους μου που ήταν δίπλα μου όλα τα χρόνια των σπουδών μου και μου χάρισαν αξέχαστες αναμνήσεις.

ΠΡΟΛΟΓΟΣ

«Δεν υπάρχουν αδύνατα πράγματα αλλά αδύναμοι άνθρωποι.»

J.A.L.

ΠΕΡΙΕΧΟΜΕΝΑ

ΑΦΙΕΡΩΣΗ	Σελ ii
ΕΥΧΑΡΙΣΤΙΕΣ	iii
ΠΡΟΛΟΓΟΣ	iv
ΠΕΡΙΕΧΟΜΕΝΑ	v
ΕΥΡΕΤΗΡΙΟ ΠΙΝΑΚΩΝ	viii
ΕΥΡΕΤΗΡΙΟ ΣΧΗΜΑΤΩΝ	viii
ΕΠΕΞΗΓΗΣΕΙΣ ΣΥΜΒΟΛΙΣΜΩΝ	xi
ΠΕΡΙΛΗΨΗ	xii
EXTENDED ABSTRACT IN ENGLISH	xiv
ΚΕΦΑΛΑΙΟ 1. ΕΙΣΑΓΩΓΗ	1
1.1. Στόχοι	1
1.2. Δομή της Διατριβής	2
ΚΕΦΑΛΑΙΟ 2. ΑΝΑΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ	3
2.1. Θέματα Αναλογικού Ελέγχου	3
2.2. Συμπεριφορά Αναλογικών Κυκλωμάτων	4
2.3. Σχεδιασμός Αναλογικών Κυκλωμάτων	6
2.4. Έλεγχος Ορθής Λειτουργίας Αναλογικών Κυκλωμάτων	7
2.5. Τεχνικές Ελέγχου σε Αναλογικά Κυκλώματα	13
2.6. Σχεδίαση για τον Έλεγχο Ορθής Λειτουργίας (Design for Test)	14
2.7. Γενικές Τεχνικές Ελέγχου (Generic Test Techniques)	15
2.7.1. Αυξημένη Ελεγχιμότητα/ Παρατηρησιμότητα	15
2.7.2. Αναλογική Σάρωση (Analog Scan)	16
2.7.3. Περιφερειακή Σάρωση (Boundary Scan)	17
2.8. Σχεδίαση για τον Έλεγχο Βασισμένη στο Μάκρο-Επίπεδο (Macro-Based DFT)	17
2.8.1. Διαφορικοί Ενισχυτές (Differential Amplifiers)	18
2.8.1.1. DFT Βασισμένο σε Κώδικα (Code-Based DFT)	19
2.8.1.2. DFT Βασισμένο σε Αναδιαμόρφωση (Reconfiguration-Based DFT)	22
ΚΕΦΑΛΑΙΟ 3. ΠΡΟΤΥΠΑ ΨΗΦΙΑΚΟΥ ΚΑΙ ΑΝΑΛΟΓΙΚΟΥ ΕΛΕΓΧΟΥ IEEE 1149.1 ΚΑΙ IEEE 1149.4	25
3.1. Εισαγωγή	25
3.2. Επισκόπηση Προτύπου Περιφερειακής Σάρωσης IEEE 1149.1	26
3.3. Πρότυπο 1149.4 για Κανάλι Ελέγχου Μεικτού-Σήματος	28
3.3.1. Επισκόπηση προτύπου 1149.4	28
3.3.2. Σκοπός του Προτύπου	29
3.3.3. Περιγραφή του Προτύπου 1149.4	31
ΚΕΦΑΛΑΙΟ 4. ΠΡΟΤΕΙΝΟΜΕΝΗ ΤΕΧΝΙΚΗ ΕΛΕΓΧΟΥ ΟΡΘΗΣ	

ΛΕΙΤΟΥΡΓΙΑΣ ΔΙΑΦΟΡΙΚΩΝ ΕΝΙΣΧΥΤΩΝ	34
4.1. Η Προτεινόμενη Τεχνική	34
4.2. Σχεδίαση Πρότυπου Διαφορικού Ενισχυτή – Αποτελέσματα Προσομοιώσεων	37
4.3. Συμπεράσματα	49
ΑΝΑΦΟΡΕΣ	51
ΣΥΝΤΟΜΟ ΒΙΟΓΡΑΦΙΚΟ	54

ΕΥΡΕΤΗΡΙΟ ΠΙΝΑΚΩΝ

Πίνακας	Σελ
Πίνακας 4.1 Μεγέθη Τρανζίστορ Κυκλωματικής Διάταξης	38
Πίνακας 4.2 Προδιαγραφές του Κυκλώματος	39
Πίνακας 4.3 Εύρη Τιμών Παρατηρήσιμων Μεγεθών I_{DC} και $V_{observe}$	40
Πίνακας 4.4 Χαρακτηριστικά του Κυκλώματος με και χωρίς την Παρουσία Διακοπών	49

ΕΥΡΕΤΗΡΙΟ ΣΧΗΜΑΤΩΝ

Σχήμα	Σελ
Σχήμα 2.1 Βασική Προσέγγιση Ελέγχου.	8
Σχήμα 2.2 Κατασκευαστικά Ελαττώματα.	9
Σχήμα 2.3 Ανοιχτοκύκλωμα (open), Βραχυκύκλωμα (short), Κυκλωματικό Στοιχείο που Λείπει (missing device), Επιπρόσθετο Κυκλωματικό Στοιχείο (extra device).	11
Σχήμα 2.4 Καταστροφικά και Μη-Καταστροφικά Ελαττώματα..	12
Σχήμα 2.5 Ένα Αυτό-Ελεγχόμενο Κύκλωμα. Γενικό Σχήμα	19
Σχήμα 2.6 Διάγραμμα Αυτό-Ελεγχόμενου Διαφορικού Ενισχυτή	21
Σχήμα 2.7 Απλοποιημένη Δομή Ελέγχου μιας Στρατηγικής Ελέγχου Ταλαντωτή	23
Σχήμα 3.1 Βασική Ιδέα Περιφερειακής Σάρωσης.	27
Σχήμα 3.2 Ολοκληρωμένα Κυκλώματα που Συνδέονται με Αλυσίδα Περιφερειακής Σάρωσης.	37
Σχήμα 3.3 Προσομοίωση Κυκλώματος Μεικτού Σήματος.	29
Σχήμα 3.4 Παραδείγματα Διασυνδέσεων μεταξύ Κυκλωμάτων.	30
Σχήμα 3.5 Εσωτερικός Έλεγχος.	31
Σχήμα 3.6 Βασική Δομή του τσιπ 1149.4.	33
Σχήμα 4.1 Γενική Τοπολογία Πόλωσης Διαφορικού Ενισχυτή.	35
Σχήμα 4.2 Γενική Τοπολογία Προτεινόμενης Κυκλωματικής Διάταξης ΕΟΛ.	36
Σχήμα 4.3 Τυπικός Διαφορικός Ενισχυτής με Ενσωματωμένη την Προτεινόμενη Τεχνική	37
Σχήμα 4.4 Monte Carlo Προσομοίωση στην Κανονική Λειτουργία (Κέρδος, Εύρος Ζώνης, Συχνότητα Γονάτου)	39
Σχήμα 4.5 Monte Carlo Προσομοίωση στην Κανονική Λειτουργία (Φάση)	40
Σχήμα 4.6 Εφαρμογή Βραχυκυκλώματος	41
Σχήμα 4.7 Εφαρμογή Ανοιχτοκυκλώματος	41
Σχήμα 4.8 Περίπτωση των Βραχυκυκλωμάτων, V_{observe}	43
Σχήμα 4.9 Περίπτωση των Βραχυκυκλωμάτων, I_{DC}	43
Σχήμα 4.10 Περίπτωση των Ανοιχτοκυκλωμάτων, V_{observe}	44
Σχήμα 4.11 Περίπτωση των Ανοιχτοκυκλωμάτων, I_{DC}	44
Σχήμα 4.12 Περίπτωση Παραμετρικής Αύξησης του Πλάτους των Τρανζίστορ, V_{observe}	45
Σχήμα 4.13 Περίπτωση Παραμετρικής Αύξησης του Πλάτους των Τρανζίστορ, I_{DC}	45
Σχήμα 4.14 Περίπτωση Παραμετρικής Μείωσης του Πλάτους των Τρανζίστορ, V_{observe}	46
Σχήμα 4.15 Περίπτωση Παραμετρικής Μείωσης του Πλάτους των Τρανζίστορ, I_{DC}	46
Σχήμα 4.16 Περίπτωση Καταστροφικών Ελαττωμάτων, V_{observe} , I_{DC}	48

ΕΠΕΞΗΓΗΣΕΙΣ ΣΥΜΒΟΛΙΣΜΩΝ

Specs: Προδιαγραφές – Specifications

AMS ICs: Αναλογικά και μεικτού σήματος Ολοκληρωμένα Κυκλώματα – Analog and Mixed Signal Integrated Circuits

ASICs: Αναλογικά Ολοκληρωμένα Κυκλώματα – Analog Signal Integrated Circuits

DFT: Σχήματα προς έλεγχο – Design for Test

BIST: Ενσωματωμένος Αυτοέλεγχος - Built In Self Test

CUT: Κύκλωμα Υπό Έλεγχο – Circuit under Test

ATE: Εξοπλισμός Αυτόματου Ελέγχου ορθής λειτουργίας - Automatic Test Equipment

IFA: Ανάλυση με Εισαγωγή Σφαλμάτων - Inductive Fault Analysis

ADC: Αναλογικός-Ψηφιακός Μετατροπέας – Analog-to-Digital Converter

DAC: Ψηφιακός-Αναλογικός Μετατροπέας – Digital-to-Analog Converter

AMUX: αναλογικός Πολυπλέκτης – Analog Multiplexer

ABM: Αναλογικά Περιφερειακά Μοντέλα – Analog Boundary Modules

TAP: Θύρα Πρόσβασης Ελέγχου – Test Access Port

ΠΕΡΙΛΗΨΗ

Πριστούρης Παναγιώτης του Δημητρίου και της Μαρίας.

MSc, Τμήμα Μηχανικών Η/Υ και Πληροφορικής, Πανεπιστήμιο Ιωαννίνων, Μήνας Αποφοίτησης, Ιούλιος 2014.

Έλεγχος Ορθής Λειτουργίας Διαφορικών Ενισχυτών.

Επιβλέπωντας: Γεώργιος Τσιατούχας.

Ο έλεγχος της ορθής λειτουργίας (ΕΟΛ) αναλογικών ολοκληρωμένων κυκλωμάτων είναι μια εξαιρετικά δύσκολη διαδικασία, τόσο εξ αιτίας του γεγονότος ότι η πρόσβαση σε αυτά από το εξωτερικό περιβάλλον είναι συνήθως περιορισμένη έως και αδύνατη όσο και της εξαιρετικά μεγάλης ευαισθησίας που αυτά παρουσιάζουν στα διάφορα παρασιτικά φαινόμενα αλλά και της έλλειψης κατάλληλων γενικών μοντέλων σφαλμάτων. Η προτεινόμενη λύση στο πρόβλημα της προσβασιμότητας είναι η χρήση ενσωματωμένων τεχνικών που θα βοηθήσουν στον ΕΟΛ (design for testability techniques). Δυστυχώς, σε αυτή την περίπτωση, οι ενσωματωμένες τεχνικές επηρεάζουν την κανονική λειτουργία του κυκλώματος (εξ αιτίας των παρασιτικών επιδράσεων) και συχνά υποβαθμίζουν τις επιδόσεις του. Επιπρόσθετα, οι ενσωματωμένες τεχνικές ΕΟΛ ενδέχεται να οδηγήσουν σε λανθασμένα συμπεράσματα όπου ένα μη ελαττωματικό κύκλωμα θα χαρακτηριστεί ως ελαττωματικό (yield loss). Τέλος, ο πλήρης ΕΟΛ αναλογικών ολοκληρωμένων κυκλωμάτων είναι μια πολύπλοκη, χρονοβόρα και δαπανηρή διαδικασία καθώς απαιτείται η μέτρηση συγκεκριμένων χαρακτηριστικών του κυκλώματος με τη χρήση εξαιρετικά ακριβούς εξοπλισμού.

Στην παρούσα διατριβή, παρουσιάζουμε μια ενσωματωμένη τεχνική υποβοήθησης του ΕΟΛ διαφορικών ενισχυτών. Η σχεδιαστική παρέμβαση στο κύκλωμα είναι χαμηλού κόστους και αποσκοπεί στην ελαχιστοποίηση των παρασιτικών επιδράσεων κατά την κανονική του λειτουργία, ενώ μας επιτρέπει με τη μέτρηση ενός απλού μεγέθους (τάση σε έναν εσωτερικό κόμβο) να αυξήσουμε (σε σχέση με υπάρχουσες τεχνικές) την ικανότητα ορθού χαρακτηρισμού του υπό εξέταση κυκλώματος ως ελαττωματικού ή μη. Επιπρόσθετα, υπάρχουντα πρωτόκολλα ΕΟΛ, όπως το IEEE 1149.4, μπορούν αποδοτικά να αξιοποιηθούν

ώστε να καταστήσουν την προτεινόμενη σχεδιαστική παρέμβαση συμβατή με την τρέχουσα πρακτική. Προσομοιώσεις, από την εφαρμογή της τεχνικής στη σχεδίαση ενός τυπικού διαφορικού ενισχυτή, επιβεβαίωσαν την δυνατότητα αύξησης της κάλυψης σφαλμάτων (fault coverage) και μείωσης των ελαττωματικών κυκλωμάτων που διαφεύγουν τον έλεγχο (test escape) και μειώνουν την κατασκευαστική απόδοση (yield).

EXTENDED ABSTRACT IN ENGLISH

Pristouris Panagiotis.

MSc, Department of Computer Science and Engineering, University of Ioannina, Greece.

July 2014.

Differential Amplifiers Testing

Thesis Supervisor: Yiorgos Tsiatouhas.

The functional testing of analog integrated circuits is an extremely difficult procedure owing to the fact that a) their access from the external to the chip environment is usually restricted or impossible, b) the great sensitivity that they present in many parasitic effects and c) the lack of suitable generic fault models. A possible solution to the problem of accessibility is the use of embedded techniques in order to support functional testing procedures (design for testability techniques – DFT). Unfortunately, in this case, the embedded techniques affect the normal operation of an integrated circuit (due to parasitic effects) and they often degrade its performance. Moreover, embedded testing techniques may lead to erroneous conclusions where a non-faulty integrated circuit will be marked as faulty (yield loss). Eventually, the functional testing of analog integrated circuits is a complex, time consuming and expensive procedure as it requires the measurement of certain circuit characteristics using expensive automatic test equipment (ATE).

In this thesis, we present an embedded technique which assists the testing of differential amplifiers. The design overhead of this technique is small and aims to the minimization of the parasitic effects during the normal mode of operation. According to this approach, the measurement of the voltage level in a single internal node increases the ability to correctly classify a circuit under test (CUT) as faulty or non-faulty (with respect to existing techniques). Additionally, existing testing protocols for analog circuits, such as the IEEE 1149.4, can be efficiently exploited in order to make the proposed design technique compatible with the current practice. Simulations, by the application of the proposed technique in the design of a typical differential amplifier, confirmed its ability to increase the

fault coverage, decrease the number of faulty circuits that escape from the testing and decrease the manufacturing yield loss due to misclassification of fault free circuits.

ΚΕΦΑΛΑΙΟ 1. ΕΙΣΑΓΩΓΗ

1.1. Στόχοι

1.2. Δομή της Διατριβής

1.1 Στόχοι

Τα ολοκληρωμένα κυκλώματα εμφανίζουν αποκλίσεις από την αναμενόμενη συμπεριφορά. Το γεγονός αυτό οφείλεται σε διακυμάνσεις στις τιμές των παραμέτρων των εκάστοτε κυκλωματικών στοιχείων από τα οποία αποτελείται ένα ολοκληρωμένο κύκλωμα (ολοκληρωμένο κύκλωμα – IC) κατά την κατασκευαστική διαδικασία (κατασκευαστικές διακυμάνσεις – process variations). Τα σφάλματα που σχετίζονται με τις εξαιρετικά μεγάλες διακυμάνσεις στις τιμές των κυκλωματικών παραμέτρων ονομάζονται παραμετρικά σφάλματα (parametric faults). Τα σφάλματα αυτά οδηγούν τη λειτουργία των κυκλωμάτων εκτός των προδιαγραφών.

Επίσης, κατά την κατασκευή των ολοκληρωμένων κυκλωμάτων, κατασκευαστικές ατέλειες και βλάβες μπορεί να οδηγήσουν στην παραγωγή ελαττωματικών μονάδων οι οποίες πρέπει να απορριφτούν. Ο πρωταρχικός σκοπός μιας διαδικασίας ελέγχου της ορθής λειτουργίας (ΕΟΛ) είναι να εντοπίσει ελαττωματικά κυκλώματα καθώς και κυκλώματα που λειτουργούν εκτός των προδιαγραφών. Ένας δεύτερος στόχος είναι να εξάγει πληροφορίες που είναι χρήσιμες όσον αφορά τη βελτίωση της κατασκευαστικής απόδοσης (process yield) και τη μείωση του σχετικού κόστους. Μία τέλεια διαδικασία ΕΟΛ πρέπει να απορρίπτει όλες τις μη – λειτουργικές μονάδες και να αποδέχεται όλες τις λειτουργικές. Στην πράξη επιδιώκουμε από μία διαδικασία ΕΟΛ να εμφανίζει τον ελάχιστο δυνατό αριθμό ελαττωματικών μονάδων που γίνονται αποδεκτές και τον ελάχιστο δυνατό αριθμό των μη – ελαττωματικών μονάδων που δεν γίνονται αποδεκτές.

Στην παρούσα διατριβή προτείνουμε μία ενσωματωμένη τεχνική υποβοήθησης του ελέγχου ορθής λειτουργίας για διαφορικούς ενισχυτές σε τεχνολογία CMOS. Η προτεινόμενη τεχνική βασίζεται σε μία χαμηλού κόστους ανα-διατάξιμη τοπολογία του διαφορικού ενισχυτή που επιτρέπει τη μέτρηση μιας εσωτερικής τάσης του κυκλώματος χωρίς ουσιαστική επίδραση στην κανονική λειτουργία του κυκλώματος. Η τιμή της μετρούμενης τάσης χρησιμοποιείται για το χαρακτηρισμό του κυκλώματος ως ελαττωματικού ή μη.

Η τεχνική εφαρμόστηκε στη σχεδίαση ενός τυπικού διαφορικού ενισχυτή και τα αποτελέσματα εκτεταμένων προσομοιώσεων (Monte Carlo αναλύσεων) κατέδειξαν τη δυνατότητα αύξησης της κάλυψης σφαλμάτων (fault coverage) κατά 52,2% σε σχέση με το κλασσικό μετρούμενο μέγεθος για τον ΕΟΛ που είναι το ρεύμα τροφοδοσίας. Επίσης επιτυγχάνεται μείωση των ελαττωματικών κυκλωμάτων που διαφεύγουν τον έλεγχο (test escapes) και μείωση των ελαττωματικών κυκλωμάτων που χαρακτηρίζονται ως ελαττωματικά και υποβαθμίζουν την κατασκευαστική απόδοση (yield loss).

1.2 Δομή της Διατριβής

Η διατριβή αποτελείται από 4 κεφάλαια. Στο πρώτο κεφάλαιο παρουσιάζονται οι στόχοι της εργασίας καθώς και η δομή της διατριβής. Στο δεύτερο κεφάλαιο αναφέρονται τα χαρακτηριστικά των αναλογικών κυκλωμάτων που αφορούν τον έλεγχο της ορθής τους λειτουργίας. Επίσης, αναφερόμαστε στη σχεδίαση για τον έλεγχο ορθής λειτουργίας κυκλωμάτων (Design for Test) αλλά και σε διάφορες τεχνικές ελέγχου που έχουν προταθεί. Στο τρίτο κεφάλαιο κάνουμε μία ειδική αναφορά στα πρωτόκολλα IEEE 1149.1 και IEEE 1149.4 τα οποία υποστηρίζουν τον ΕΟΛ ψηφιακών και αναλογικών κυκλωμάτων. Τέλος, στο τέταρτο κεφάλαιο παρουσιάζεται και αναλύεται η προτεινόμενη τεχνική για τον ΕΟΛ διαφορικών ενισχυτών και παρατίθενται τα σχετικά αποτελέσματα των προσομοιώσεων επαλήθευσής της.

ΚΕΦΑΛΑΙΟ 2. ΑΝΑΛΟΓΙΚΑ ΚΥΚΛΩΜΑΤΑ

- 2.1 Θέματα Αναλογικού Ελέγχου
 - 2.2 Συμπεριφορά Αναλογικών Κυκλωμάτων
 - 2.3 Σχεδιασμός Αναλογικών Κυκλωμάτων
 - 2.4 Έλεγχος Ορθής Λειτουργίας Αναλογικών Κυκλωμάτων
 - 2.5 Τεχνικές Ελέγχου σε Αναλογικά Κυκλώματα
 - 2.6 Σχεδίαση για τον Έλεγχο Ορθής Λειτουργίας (Design for Test)
 - 2.7 Γενικές Τεχνικές Ελέγχου (Generic Test Techniques)
 - 2.7.1 Αυξημένη Ελεγχιμότητα/ Παρατηρησιμότητα
 - 2.7.2 Αναλογική Σάρωση (Analog Scan)
 - 2.7.3 Περιφερειακή Σάρωση (Boundary Scan)
 - 2.8 Σχεδίαση για τον Έλεγχο Βασισμένη στο Μάκρο-Επίπεδο (Macro-Based DFT)
 - 2.8.1 Διαφορικοί Ενισχυτές (Differential Amplifiers)
 - 2.8.1.1 DFT Βασισμένο σε Κώδικα (Code-Based DFT)
 - 2.8.1.2 DFT Βασισμένο σε Αναδιαμόρφωση (Reconfiguration-Based DFT)
-

2.1. Θέματα Αναλογικού Ελέγχου

Δεδομένης της επιτυχίας των τεχνικών ελέγχου ορθής λειτουργίας που βασίζονται σε κατασκευαστικά σφάλματα στην περιοχή των ψηφιακών ολοκληρωμένων κυκλωμάτων, έχει υπάρξει αντίστοιχο ενδιαφέρον στην ανάπτυξη παρόμοιων τεχνικών όσον αφορά τα αναλογικά και μεικτού σήματος (analog-mixed signal – AMS) ολοκληρωμένα κυκλώματα. Παρόλη την ομοιότητα στους σκοπούς του ελέγχου για κάθε μία από τις δύο παραπάνω κατηγορίες κυκλωμάτων, υπάρχουν βασικές διαφορές. Η κύρια πηγή δυσκολίας στον έλεγχο στα ψηφιακά ολοκληρωμένα κυκλώματα είναι το μεγάλο τους μέγεθος καθώς και η

αντίστοιχη πολυπλοκότητα που έχουν. Το μέγεθος από την άλλη, δεν είναι σημαντικός περιορισμός για τα AMS ολοκληρωμένα κυκλώματα. Αντίθετα, η συμπεριφορά των σημάτων του κυκλώματος και η ροή της πληροφορίας στα AMS είναι τελείως διαφορετική από αυτή στα ψηφιακά ολοκληρωμένα κυκλώματα. Κατά μία έννοια, αυτή η διαφορετικότητα επιδρά στην ικανότητα να σχηματίσουμε μοντέλα σφαλμάτων, να παράγουμε σύνολα ελέγχου (test sets), και να δημιουργήσουμε σχήματα για έλεγχο (design-for-test, DFT) καθώς και σχήματα ενσωματωμένου ελέγχου (built-in self-test, BIST). Έτσι, ο ψηφιακός έλεγχος και οι τεχνικές DFT δεν γίνεται να επεκταθούν άμεσα στα αναλογικά και μεικτού σήματος κυκλώματα.

2.2. Συμπεριφορά Αναλογικών Κυκλωμάτων

Μία προφανής διαφορά ανάμεσα στα ψηφιακά και αναλογικά κυκλώματα είναι ότι ο αριθμός των τιμών που ένα αναλογικό σήμα μπορεί να πάρει είναι άπειρος, παρόλο που το σχετικό εύρος είναι περιορισμένο. Σε ένα ψηφιακό κύκλωμα, η τιμή μιας εξόδου για μία συγκεκριμένη είσοδο είναι μοναδική. Η τιμή για ένα ψηφιακό σήμα μπορεί να καθοριστεί με απόλυτη ακρίβεια. Συνεπώς, είναι πολύ εύκολο να αποφανθούμε αν ένα μετρούμενο ψηφιακό σήμα είναι σωστό ή λάθος. Αυτή η διαδικασία είναι αρκετά πιο πολύπλοκη με τα αναλογικά σήματα καθώς σε αυτά ένα εύρος τιμών που αφορά μία ονομαστική τιμή (nominal value) είναι αποδεκτό. Έτσι, η διαδικασία ελέγχου πρέπει να αποφασίσει αν η έξοδος είναι μέσα στα όρια των τιμών και όχι αν έχει μία συγκεκριμένη τιμή. Από τη μια πλευρά η τιμές μιας εξόδου καθορίζονται από τις κατασκευαστικές διακυμάνσεις (process variations) και από το σφάλμα στη μέτρηση του σχετικού σήματος και από την άλλη τα αποδεκτά όρια στις τιμές των σημάτων καθορίζονται από τις ανακρίβειες της προσομοίωσης.

Ακρίβεια Προσομοίωσης/ Μέτρησης: Για να αποφασίσουμε εάν ένα συγκεκριμένο σήμα είναι λάθος, η μετρούμενη τιμή του πρέπει να συγκριθεί με την αναμενόμενη τιμή του. Η αναμενόμενη τιμή ενός αναλογικού σήματος υπολογίζεται χρησιμοποιώντας την προσομοίωση. Η ακρίβεια της προσομοίωσης περιορίζεται από την αριθμητική ακρίβεια του αλγορίθμου προσομοίωσης, όπως και από τις υποθέσεις που έγιναν στην προσομοίωση του κυκλώματος. Επίσης, οι κατασκευαστικές διακυμάνσεις μπορούν να προκαλέσουν την απόκλιση της τιμής ενός σήματος. Συνοψίζοντας, η αναμενόμενη τιμή ενός σήματος μπορεί μόνο να εκτιμηθεί μέσα από την διαδικασία της προσομοίωσης και δεν μπορεί να υπολογιστεί με απόλυτη ακρίβεια.

Παρομοίως, είναι φυσικά αδύνατο να μετρήσουμε σήματα με απόλυτη ακρίβεια. Υπάρχουν πολλοί παράγοντες που μπορούν να προκαλέσουν λάθη στην διαδικασία μέτρησης (θόρυβος, μετατόπιση –offset κ.α.) με αποτέλεσμα να μειώνεται η ακρίβεια των τεχνικών μέτρησης.

Κατασκευαστικές Διακυμάνσεις (Process Variations): Αντίθετα με τα ψηφιακά κυκλώματα, τα μέρη ενός αναλογικού κυκλώματος δεν μπορούν να ελεγχθούν μεμονωμένα. Η απόδοση ενός αναλογικού κυκλώματος είναι στενά συνδεδεμένη με την κατασκευαστική διαδικασία. Οι κατασκευαστικές διακυμάνσεις μπορεί να έχουν σημαντική επίδραση στις τιμές των παραμέτρων ενός μέρους του κυκλώματος.

Παρόλα αυτά, έχουν αναπτυχθεί τεχνικές σχεδιασμού και διασύνδεσης για να μειωθεί η επίδραση από τις κατασκευαστικές διακυμάνσεις. Ακόμα όμως, και με την εφαρμογή ειδικών τεχνικών σχεδιασμού, οι παραμετρικές διακυμάνσεις μπορούν να επηρεάσουν την λειτουργικότητα ενός κυκλώματος. Στα αναλογικά και τα μεικτού-σήματος κυκλώματα, πολλαπλές μικρές διακυμάνσεις σε τμήματα του κυκλώματος είναι τόσο σημαντικές όσο οι μεγάλες διακυμάνσεις. Τέτοιες διακυμάνσεις δεν μπορούν να αναπαρασταθούν επαρκώς από ένα τοπικό μοντέλο σφαλμάτων. Έτσι είναι πιθανό αυτές οι πολλαπλές διακυμάνσεις, αθροιστικά να οδηγήσουν ένα κυκλωματικό στοιχείο να μην είναι σε συμφωνία με τις προδιαγραφές. Η προσομοίωση είναι συνήθως η μόνη μέθοδος για να αποφασιστεί αν μία συγκεκριμένη πολλαπλή παραμετρική διακύμανση οδηγεί σε εσφαλμένη συμπεριφορά.

Οι τεχνικές που βασίζονται σε μοντέλα για τα παραμετρικά σφάλματα έχουν πολύ περιορισμένη ικανότητα. Το σύνολο των σφαλμάτων που προκαλούνται από πολλαπλές παραμετρικές διακυμάνσεις δεν μπορούν να απαριθμηθούν. Οι στατιστικές μέθοδοι είναι οι μόνες αποτελεσματικές τεχνικές όσον αφορά την αξιολόγηση της επίδρασης και της κάλυψης σφαλμάτων που προκαλούνται από πολλαπλές παραμετρικές διακυμάνσεις.

Λειτουργικότητα/ Απόδοση: Στα ψηφιακά κυκλώματα υπάρχει σαφής διαχωρισμός μεταξύ της λειτουργικότητας και της απόδοσης ενός κυκλώματος. Η λειτουργικότητα, που ορίζεται ως η σχέση μεταξύ λογικών τιμών εισόδου και εξόδου, προσδιορίζεται από τον πίνακα αληθείας. Η απόδοση προσδιορίζεται από τις καθυστερήσεις των κρίσιμων διαδρομών. Αυτός ο διαχωρισμός κάνει κάποιον να εξετάζει τα δύο παραπάνω ξεχωριστά.

Είναι πιθανό ένα κύκλωμα να λειτουργεί σωστά χωρίς όμως να ικανοποιεί τις προδιαγραφές. Ξεχωριστά μοντέλα σφαλμάτων έχουν αναπτυχθεί για την λειτουργικότητα και την απόδοση ενός κυκλώματος. Αυτός ο διαχωρισμός δεν είναι δυνατός για τα αναλογικά κυκλώματα. Το να αναπτυχθούν διαφορετικά μοντέλα που να εξυπηρετούν αυτόν τον διαχωρισμό είναι αρκετά δύσκολη διαδικασία. Όπου είναι δυνατό, σε κυκλώματα όπως οι μετατροπείς δεδομένων, μοντέλα σφαλμάτων που βασίζονται στη δομή του κυκλώματος (structural fault models) έχουν δείξει ότι μπορούν να μοντελοποιήσουν κατάλληλα σφάλματα που επιδρούν στη σχέση εισόδου-εξόδου. Παρόλα αυτά, η δομή του κυκλώματος από μόνη της δεν προσδιορίζει την απόδοσή του. Αλλάζοντας τα μεγέθη των δομικών στοιχείων του κυκλώματος διατηρώντας την τοπολογία του μπορεί να αλλάξει ουσιαστικά η απόδοσή του. Έτσι είναι πολύ πιο δύσκολο να ορίσουμε μία ποσοτική σχέση μεταξύ ενός κατασκευαστικού μοντέλου σφαλμάτων και της απόδοσης του κυκλώματος.

Ροή Πληροφορίας: Σε αντίθεση με τα ψηφιακά κυκλώματα, δεν υπάρχει μοναδική κατεύθυνση στην ροή της πληροφορίας στα AMS κυκλώματα. Κάποια κυκλώματα όπως οι μετατροπείς δεδομένων αποτελούν εξαιρέσεις. Η πολύ-κατευθυνόμενη ροή πληροφορίας συνεπάγει την δυσκολία να πραγματοποιήσουμε ΕΟΛ σε αυτά τα κυκλώματα ελέγχοντας μεμονωμένα υπο-κυκλώματά τους.

2.3. Σχεδιασμός Αναλογικών Κυκλωμάτων.

Λόγω της διαφορετικής συμπεριφοράς που έχουν τα αναλογικά μεικτού σήματος ολοκληρωμένα κυκλώματα, οι διαδικασίες (procedures) που ακολουθούνται για τον σχεδιασμό τους είναι τελείως διαφορετικές από αυτές που χρησιμοποιούνται για τον σχεδιασμό των ψηφιακών κυκλωμάτων. Ένα μέσο ψηφιακό κύκλωμα, που δεν είναι υψηλής ταχύτητας ή χαμηλής ισχύος ή μικρού μεγέθους σε επιφάνεια πυριτίου μπορεί να σχεδιαστεί ολοκληρωτικά χρησιμοποιώντας αυτόματα εργαλεία σχεδίασης. Αυτό δεν αληθεύει για τα αναλογικά κυκλώματα. Αρκετοί παράγοντες κάνουν τον σχεδιασμό των αναλογικών κυκλωμάτων πιο περίπλοκο.


Προδιαγραφές (Specifications): Γενικότερα, κάθε κατηγορία αναλογικών κυκλωμάτων έχει ένα ξεχωριστό σύνολο προδιαγραφών. Το σύνολο των προδιαγραφών απόδοσης για ένα

μετατροπέα δεδομένων είναι λίγο διαφορετικό από αυτό ενός διαφορικού ενισχυτή. Δεν υπάρχει ένα καθολικό σύνολο προδιαγραφών για όλα τα αναλογικά κυκλώματα. Συνεκδοχικά, οι τεχνικές σχεδίασης και η διαδικασία σχεδίασης ενός αναλογικού κυκλώματος τείνει να είναι συγκεκριμένη ανάλογα με το κύκλωμα. Η καλύτερη γενίκευση που μπορεί να γίνει αφορά την ομαδοποίηση των αναλογικών κυκλωμάτων σε κατηγορίες. Από τη στιγμή που οι προδιαγραφές και η διαδικασία σχεδίασης είναι συγκεκριμένη για κάθε κύκλωμα, είναι εύλογο να θεωρούμε αν μπορεί να αναπτυχθεί μία γενική μεθοδολογία αναλογικού ελέγχου. Οι διαδικασίες ελέγχου πρέπει επίσης να είναι ειδικές για κάθε κατηγορία κυκλωμάτων.

Επίπεδο Αφαίρεσης (level of abstraction): Τα AMS κυκλώματα παρουσιάζουν δυσκολίες όσον αφορά τον ΕΟΛ καθώς η ανάλυση σε υψηλό περιγραφής δεν είναι ευρέως αποδεκτή. Τυπικά, τα AMS κυκλώματα έχουν σχεδιαστεί και προσομοιωθεί σε χαμηλό επίπεδο περιγραφής (επίπεδο τρανζίστορ). Η προσομοίωση στο επίπεδο των τρανζίστορ είναι αρκετά πιο δαπανηρή από την προσομοίωση σε υψηλότερο επίπεδο αφαίρεσης. Οποιοσδήποτε αλγόριθμος προσομοίωσης σφαλμάτων στο επίπεδο των τρανζίστορ θα είναι απαραίτητα πιο πολύπλοκος από τους αλγορίθμους προσομοίωσης σφαλμάτων σε λογικό επίπεδο.

2.4. Έλεγχος Ορθής Λειτουργίας Αναλογικών Κυκλωμάτων

Γενικότερα η διαδικασία ΕΟΛ σε ένα κύκλωμα ξεκινάει με το να εφαρμοστεί ένα σύνολο από ερεθίσματα ελέγχου (test stimuli) στις εισόδους του *υπό έλεγχο κυκλώματος (circuit under test – CUT)* και ακολούθως αναλύονται οι αποκρίσεις εξόδου, όπως φαίνεται στο σχήμα 2.1. Τα κυκλώματα που παράγουν σωστές αποκρίσεις για όλες τις εισόδους που εφαρμόζονται σε αυτό περνούν τον έλεγχο και θεωρούνται μη-ελαττωματικά. Αυτά τα κυκλώματα που αποτυγχάνουν να παράγουν σωστές αποκρίσεις σε οποιοδήποτε ερέθισμα κατά τη διάρκεια της διαδικασίας ελέγχου θεωρούνται ελαττωματικά. Οι διαδικασίες ΕΟΛ εφαρμόζονται σε διάφορα στάδια ζωής ενός κυκλώματος.




Σχήμα 2.1 Βασική Ιδέα ΕΟΛ.

Κατά τη διάρκεια της κατασκευαστικής διαδικασίας ένα ποσοστό κυκλωμάτων από αυτά που παράγονται παρουσιάζουν ελαττώματα. Αυτές οι περιπτώσεις αφορούν αποκλίσεις σε σχέση με την αναμενόμενη συμπεριφορά των κυκλωμάτων. Ο έλεγχος της ορθής λειτουργίας κάθε ολοκληρωμένου κυκλώματος μας βοηθά να ανιχνεύσουμε ενδεχόμενη ελαττωματική συμπεριφορά και να εξασφαλίσουμε την ποιότητα των κυκλωμάτων που παράγονται και είναι έτοιμα να διοχετευτούν στην αγορά. Γενικότερα στην περιοχή του ελέγχου της ορθής λειτουργίας των αναλογικών κυκλωμάτων χρησιμοποιούνται οι παρακάτω ορισμοί:

- Ελαττώματα (Defects): Είναι οι κατασκευαστικές ατέλειες και οι μόνιμες βλάβες που μπορούν να παρουσιαστούν κατά τη κατασκευαστική διαδικασία. Τα ελαττώματα είτε μπορεί να οφείλονται στην κατασκευαστική διαδικασία (fabrication defect), όπως τα βραχυκυκλώματα και τα ανοικτοκυκλώματα, είτε μπορεί να οφείλονται στην τυχαία διακύμανση των παραμέτρων κατά τη διαδικασία κατασκευής (process defects), όπως π.χ. σε περιπτώσεις μη αποδεκτών επιπέδων ντοπαρίσματος υλικού. Ελαττώματα μπορούν επίσης να προκληθούν κατά τη διαδικασία τοποθέτησης του κυκλώματος στο περίβλημά του (package defects). Τέλος, ένα ελάττωμα μπορεί να προκύψει σε τυχαίες χρονικές στιγμές εξαιτίας των μεταβολών στις παραμέτρους λειτουργίας λόγω γήρανσης, κατά τη διάρκεια της ζωής του κυκλώματος (aging defects) ή λόγω κάποιας φυσικής αιτίας. Ο ρυθμός εμφάνισης τέτοιων ελαττωμάτων αυξάνει καθώς το κύκλωμα εισέρχεται στην τελευταία περίοδο της ζωής του, την περίοδο φθοράς.
- Σφάλματα (Faults): Είναι οι μοντελοποιήσεις της επίδρασης των ελαττωμάτων στη συμπεριφορά των ολοκληρωμένων κυκλωμάτων. Τα μοντέλα αυτά καλούνται μοντέλα σφαλμάτων (fault models).
- Λάθη (Errors): Είναι οι εσφαλμένες αποκρίσεις των ολοκληρωμένων κυκλωμάτων υπό την παρουσία σφαλμάτων στο κύκλωμα, όταν αναφερόμαστε σε μεικτού σήματος ολοκληρωμένα κυκλώματα. Τα λάθη μπορούν να συμβούν είτε σε αναλογικό επίπεδο (π.χ. τάση ή ρεύμα εκτός προδιαγραφών) είτε σε επίπεδο πληροφορίας, οπότε έχουμε λάθος λογική τιμή (π.χ. λάθος στην τιμή ενός bit σε μία ψηφιακή λέξη).

Επισημαίνουμε ότι το ελάττωμα αναφέρεται στην κατασκευαστική ατέλεια σε επίπεδο πραγματικού κυκλώματος (hardware) ενώ το σφάλμα αναφέρεται στην ατέλεια στο επίπεδο αναπαράστασης-προσομοίωσης της λειτουργίας του κυκλώματος όποιο και αν είναι αυτό. Αξίζει να αναφέρουμε ότι ο εντοπισμός των κατασκευαστικών ελαττωμάτων είναι πολύ σημαντικός καθώς βοηθάει στη βελτίωση της κατασκευαστικής απόδοσης ενός κυκλώματος (*Yield*).




Σχήμα 2.2 Κατασκευαστικά Ελαττώματα.

Οι τρόποι με τους οποίους σήμερα ανιχνεύουμε ενδεχόμενα σφάλματα σε κυκλώματα εξαρτώνται αρχικά από το μέγεθος των κυκλωμάτων. Τα μεγάλα κυκλώματα απαιτούν υπερβολικά υψηλό αριθμό δυνατών συνδυασμών στις εισόδους τους. Έτσι, η εφαρμογή όλων των δυνατών συνδυασμών στις εισόδους του κυκλώματος και ο έλεγχος κάθε φορά της απόκρισης για το αν ανήκει σε αναμενόμενη τιμή, είναι μια διαδικασία τρομερά χρονοβόρα και δαπανηρή. Η εύρεση αποτελεσματικών αλγορίθμων που περιορίζουν σε έκταση το σύνολο των κατάλληλων συνδυασμών τιμών στις εισόδους αποτελεί μια καίρια βελτιστοποίηση καθώς διευκολύνουν σημαντικά τον έλεγχο ορθής λειτουργίας.

Οι αιτίες που κάνουν ένα ολοκληρωμένο κύκλωμα να είναι μη λειτουργικό μπορούν να διαχωριστούν σε καθολικές και τοπικές διαταραχές του κυκλώματος. Οι καθολικές διαταραχές προκαλούνται κυρίως από ελαττώματα που παράγονται κατά τη διάρκεια της κατασκευαστικής διαδικασίας. Η επιρροή αυτών των καθολικών ελαττωμάτων καλύπτει μία ευρύτερη περιοχή. Έτσι, ανιχνεύονται πριν από τον λειτουργικό (κατασκευαστικό) έλεγχο χρησιμοποιώντας απλές μετρήσεις κατασκευαστικού ελέγχου.

Μια μεγάλη πλειοψηφία ελαττωμάτων που πρέπει να ανιχνευθούν κατά τη διάρκεια του λειτουργικού- κατασκευαστικού ελέγχου είναι οι κατασκευαστικές βλάβες και οι ατέλειες ενός κυκλώματος οι οποίες προκαλούνται από τοπικές αστοχίες της κατασκευαστικής διαδικασίας (spot defects). Κατά τη διάρκεια της κατασκευαστικής διαδικασίας μπορεί να παρουσιαστούν οι ακόλουθες περιπτώσεις:


- Σφάλμα βραχυκύκλωσης: Πρόκειται για το βραχυκύκλωμα μεταξύ δύο κόμβων του κυκλώματος.
- Σφάλμα ανοιχτού κύκλωσης: Αφορά το ανοιχτού κύκλωμα που εμφανίζεται σε μια γραμμή διάδοσης σήματος στο κύκλωμα. Για παράδειγμα, ένα σφάλμα που προκαλείται σε κάποια γραμμή διάδοσης σήματος του κυκλώματος είναι πιθανό να δημιουργήσει στο σημείο εκείνο αντίσταση με μεγάλη τιμή, οδηγώντας σε αντιστατικό ανοιχτού κύκλωμα.
- Περισσότερα κυκλωματικά στοιχεία στο κύκλωμα (extra devices).
- Κυκλωματικά στοιχεία που λείπουν από το κύκλωμα (missing devices).



Σχήμα 2.3 Ανοιχτούκλωμα (open), Βραχυκύκλωμα (short), Κυκλωματικό Στοιχείο που Λείπει (missing device), Επιπρόσθετο Κυκλωματικό Στοιχείο (extra device).

Επιπλέον, τα ελαττώματα μπορούν να διαχωριστούν σε καταστροφικά και σε μη-καταστροφικά. Τα καταστροφικά ελαττώματα (*catastrophic defects*) είναι οι βλάβες και οι ατέλειες της κατασκευαστικής διαδικασίας καθώς η επίδρασή τους δεν μπορεί να αναιρεθεί, ενώ τα μη καταστροφικά ελαττώματα (*non-catastrophic defects*) είναι οι παραμετρικές αποκλίσεις οι οποίες συνήθως μπορούν να διορθωθούν με την προσθήκη πλεονασμού.

Το σχήμα 2.4 μας δείχνει καταστροφικά ελαττώματα που προκλήθηκαν από spot defects μεταξύ δύο αγωγικών στρωμάτων C_1 και C_2 . Το ελάττωμα D_2 προκαλεί ένα καταστροφικό βραχυκύκλωμα μεταξύ των δύο στρωμάτων. Επομένως, το ελάττωμα τροποποιεί τα χαρακτηριστικά του κυκλώματος καθώς και την απόδοσή του, δραστικά. Όμως τα ελαττώματα D_1 και D_3 δεν προκαλούν ολοκληρωτικά βραχυκυκλώματα αλλά μειώνουν το κενό (μόνωση) μεταξύ των δύο στρωμάτων σε S_1 και S_3 , αντίστοιχα.



Σχήμα 2.4 Καταστροφικά και Μη-Καταστροφικά Ελαττώματα..

Για να διαπιστώσουμε κατά πόσο είναι αποτελεσματικές οι τεχνικές ανίχνευσης χρησιμοποιούμε ένα δείκτη που αναφέρεται ως δείκτης κάλυψης σφαλμάτων (Fault Coverage). Είναι ο λόγος των ανιχνεύσιμων σφαλμάτων σε ένα κύκλωμα προς το συνολικό πλήθος των πιθανών σφαλμάτων σε αυτό, σύμφωνα με ένα συγκεκριμένο μοντέλο σφαλμάτων.

$$Fault\ Coverage = \frac{\# \text{ανιχνεύσιμων σφαλμάτων}}{\# \text{συνολικών πιθανών σφαλμάτων}}$$

Επιπλέον, περιορισμοί του χρησιμοποιούμενου μοντέλου σφαλμάτων και αδυναμίες της τεχνικής ΕΟΑ μπορεί να επιτρέψουν σε κάποια ελαττωματικά κυκλώματα να διαφύγουν από τον έλεγχο και να χαρακτηριστούν ως μη ελαττωματικά (Test Escape) ενώ μπορεί να χαρακτηριστούν κάποια μη ελαττωματικά κυκλώματα ως ελαττωματικά (Yield Loss).

Σύμφωνα με έρευνες που έχουν διεξαχθεί διαπιστώνουμε ότι όσο εξελίσσεται η τεχνολογία τόσο μειώνεται το κόστος κατασκευής ενός τρανζίστορ. Αντίθετα, το κόστος ελέγχου ορθής λειτουργίας ενός τρανζίστορ τείνει να έχει αυξητικές τάσεις. Από αυτό συμπεραίνουμε ότι για μία κατασκευαστική εταιρία έχει μεγαλύτερο κόστος ο έλεγχος ορθής λειτουργίας ενός τρανζίστορ από την κατασκευή του. Για τον λόγο αυτό οι εταιρίες αναζητούν κατάλληλες τεχνικές για τον έλεγχο ορθής λειτουργίας του τρανζίστορ. Μία πρώτη προσέγγιση των

κατασκευαστών ήταν να εισάγουν στο λειτουργικό κύκλωμα ένα κύκλωμα ενσωματωμένου αυτοέλεγχου (BIST – Built In Self Test), ένα μικρότερο κύκλωμα δηλαδή, το οποίο βοηθά σημαντικά στον έλεγχο της ορθής λειτουργίας και στη μείωση του σχετικού κόστους.

2.5. Τεχνικές Ελέγχου σε Αναλογικά Κυκλώματα

Για τον έλεγχο ορθής λειτουργίας των αναλογικών κυκλωμάτων χρησιμοποιούνται κυρίως δύο τεχνικές:

- Η πρώτη αφορά τον έλεγχο ορθής λειτουργίας προσανατολισμένος σε ελαττώματα (Defect –Oriented Testing). Ουσιαστικά εισάγονται στο κύκλωμα ελαττώματα και αυτό αναλύεται σύμφωνα με το ελάττωμα που έχει εισαχθεί (IFA- Inductive Fault Analysis). Η τεχνική συνδυάζει την τοπολογία του κυκλώματος και τα δεδομένα των ελαττωμάτων ώστε να αποκτηθεί η πραγματική εικόνα της επίδρασης των σφαλμάτων στη συμπεριφορά του κάθε κυκλώματος. Αυτή η πληροφορία μπορεί να χρησιμοποιηθεί για την επίτευξη πιο οικονομικών και πιο αποδοτικών τεχνικών ελέγχου καθώς και για το σχεδιασμό κυκλωμάτων ανθεκτικών σε ελαττώματα. Τα αναλογικά κυκλώματα συχνά εκμεταλλεύονται διάφορες παραμέτρους των κυκλωματικών στοιχείων για να πετύχουν τη καλύτερη δυνατή απόδοση. Τέτοιες τεχνικές κάνουν το κύκλωμα ευάλωτο σε αρκετούς παράγοντες αφού η μέγιστη δυνατή απόδοση επιτυγχάνεται μόνο κάτω από βέλτιστες συνθήκες που είναι εξαιρετικά περιορισμένες σε σχέση με τα ψηφιακά κυκλώματα.
- Η δεύτερη τεχνική είναι ο λειτουργικός έλεγχος (Functional Testing) ή έλεγχος των προδιαγραφών και είναι η πιο διαδεδομένη τεχνική για την επαλήθευση της απόδοσης, της ποιότητας και της εγκυρότητας ως προς τις προδιαγραφές των αναλογικών κυκλωμάτων αλλά ταυτόχρονα είναι και η πιο δαπανηρή.

Ο έλεγχος ορθής λειτουργίας προσανατολισμένος σε ελαττώματα μπορεί να κατηγοριοποιηθεί σαν μια τεχνική προσομοίωσης πριν από τον έλεγχο (Simulation Before Test – SBT). Έτσι, ελαττώματα εισάγονται στο κύκλωμα, ένα κάθε φορά και προσομοιώνονται συνήθως σε ένα ηλεκτρικό προσομοιωτή (SPICE) που δίνει πιο ακριβή αποτελέσματα αλλά έχει υψηλό χρονικό κόστος. Τα αποτελέσματα των προσομοιώσεων, υπό την παρουσία ελαττωμάτων, δημιουργούν ένα λεξικό ελαττωμάτων. Ένα ελάττωμα θεωρείται ότι έχει ανιχνευθεί όταν η απόκριση του κυκλώματος διαφέρει από την αναμενόμενη με βάση κάποιο προκαθορισμένο κριτήριο. Παράγοντες όπως το πόσο αντιπροσωπευτικά είναι τα

ελαττώματα, πόσο ακριβής είναι ο προσομοιωτής και το κριτήριο διάκρισης του κυκλώματος σε ελαττωματικό ή μη, επηρεάζουν την αποτελεσματικότητα του λεξικού ελαττωμάτων. Παρ' όλα αυτά το λεξικό ελαττωμάτων αποτελεί τη βάση για ένα δομημένο έλεγχο της ορθής λειτουργίας στα αναλογικά κυκλώματα.

2.6 Σχεδίαση για τον Έλεγχο Ορθής Λειτουργίας (Design for Test)

Οι παραδοσιακές προσεγγίσεις στην παραγωγή ελέγχων αλλά και στην εφαρμογή αυτών είναι συνήθως πολύ ακριβές. Διαφορετικά ο ΕΟΛ μπορεί να μην παρέχει μία επαρκής κάλυψη για τα αναμενόμενα ελαττώματα. Η σχεδίαση για τον έλεγχο ορθής λειτουργίας είναι μία συνήθης τεχνική για να μειώσουμε τα συνολικό κόστος ελέγχου ενός κυκλώματος και/ ή να βελτιώσουμε την κάλυψη σφαλμάτων (Fault Coverage) [15, 28, 29]. Μας απασχολεί τόσο η βελτίωση της κάλυψης σφαλμάτων όσο και η μείωση του χρόνου παραγωγής των κατάλληλων ελέγχων. Μία τεχνική σχεδιασμού για τον έλεγχο ορθής λειτουργίας (design for testability – DFT) τροποποιεί ένα κύκλωμα για να βελτιωθεί ο έλεγχος ορθής λειτουργίας του. Ένα DFT σχήμα μπορεί να το πετύχει αυτό μέσω μία ποικιλίας τρόπων, όπως με τη βελτίωση της κάλυψης σφαλμάτων, μειώνοντας το κόστος παραγωγής ελέγχων, ή μειώνοντας τον χρόνο που λαμβάνει χώρα ο έλεγχος για να εφαρμοστεί.

Γενικότερα, οι τροποποιήσεις ενός DFT σχήματος απαιτούν την πρόσθεση κυκλωματικών μονάδων (on-chip hardware), κάτι που μπορεί να επηρεάσει την απόδοση του κυκλώματος. Ο όρος *Σύνθεση Ελέγχου (Test Synthesis)* χρησιμοποιείται όταν αναφερόμαστε σε DFT σχήματα τα οποία έχουν ενσωματωθεί σε μία αυτόματη διαδικασία σύνθεσης. Μία DFT τεχνική δεν εξαλείφει την ανάγκη της παραγωγής ελέγχων και της παρατήρησης των αποτελεσμάτων που δίνουν. Το πλεονέκτημα ενός DFT σχήματος κρίνεται από την βελτίωση εκείνου του χαρακτηριστικού για το οποίο σχεδιάστηκε.

Το κόστος ενός DFT σχήματος αφορά την αύξηση της χρησιμοποιούμενης επιφάνειας πυριτίου και τη πιθανή επίδραση στα χαρακτηριστικά απόδοσης (performance characteristics) του κυκλώματος. Όσον αφορά τα αναλογικά κυκλώματα, κάποια χαρακτηριστικά τους επηρεάζουν σημαντικά την ανάπτυξη των DFT σχημάτων:

- Η έλλειψη ενός επαρκούς μοντέλου σφαλμάτων αποτελεί σημαντικό εμπόδιο. Παρόλο που οι επιστήμονες έχουν αναπτύξει ένα μεγάλο αριθμό μοντέλου σφαλμάτων για την εγκυρότητα των DFT σχημάτων, η συγκριτική αξιολόγησή τους είναι πολύ δύσκολη.

- Τα ψηφιακά DFT σχήματα τυπικά στοχεύουν μόνο στις κατασκευαστικές βλάβες και ατέλειες του κυκλώματος. Ο αναλογικός έλεγχος όμως στοχεύει και στα παραμετρικά σφάλματα αλλά και στα καταστροφικά ελαττώματα. Αυτό σημαίνει ότι ο αναλογικός έλεγχος απαιτεί πιο πολύπλοκα μοντέλα σφαλμάτων απ' ό,τι ο ψηφιακός.
- Αρκετά DFT σχήματα εξαρτώνται από την ικανότητά τους να μεταφέρουν εσωτερικά σήματα στις κύριες εξόδους. Τα αναλογικά σήματα δεν μπορούν να μεταφερθούν εύκολα. Μία απλή τεχνική θα οδηγήσει σε λάθη, ενώ μία αξιόπιστη τεχνική μπορεί να είναι ακριβή. Με άλλα λόγια υπάρχει δυσκολία στο να μετρηθούν ακριβώς τα σήματα εσωτερικά στο κύκλωμα.
- Τέλος, οι τεχνικές σχεδίασης στα αναλογικά κυκλώματα συνήθως αναφέρονται σε μία κατηγορία αναλογικών κυκλωμάτων. Παρομοίως, τα περισσότερα DFT σχήματα που έχουν προταθεί από τους ερευνητές προσανατολίζονται στον ΕΟΛ συγκεκριμένων κυκλωμάτων. Σε ένα μεγάλο κύκλωμα, που αποτελείται από έναν αριθμό από λειτουργικές δομές (macro-circuits), οι τεχνικές ελέγχου για κάθε μία λειτουργική δομή (macro) συνδυάζονται για το κύκλωμα ως ολότητα.

2.7 Γενικές Τεχνικές Ελέγχου (Generic Test Techniques)

Αντίθετα με την έλλειψη γενικών σχεδιαστικών τεχνικών, και με τις σημαντικές διαφορές μεταξύ διαφόρων τύπων κυκλωμάτων, έχουν αναπτυχθεί μερικές «γενικές» μέθοδοι ελέγχου («generic» test methods). Είναι τεχνικές ΕΟΛ οι οποίες μπορούν να εφαρμοστούν σε μια μεγάλη γκάμα αναλογικών κυκλωμάτων καθώς δεν εκμεταλλεύονται συγκεκριμένες ιδιότητες / χαρακτηριστικά του υπό έλεγχο κυκλώματος.

2.7.1 Αυξημένη Ελεγχιμότητα/ Παρατηρησιμότητα

Ο σκοπός αυτής της μεθόδου είναι η αυξημένη ικανότητα ελέγχου και παρατήρησης των εσωτερικών σημάτων του κυκλώματος. Αυτό το πετυχαίνουμε με δύο τρόπους:

- Αναδιαμόρφωση του κυκλώματος. Σε μακρο – επίπεδο, κατά τη διάρκεια του ελέγχου, οι επιμέρους λειτουργικές δομές που αποτελούν το κύκλωμα χωρίζονται έτσι ώστε να μπορούν να ελεγχθούν και να παρατηρηθούν. Αυτός ο χωρισμός τόσο στα ψηφιακά όσο και στα αναλογικά κυκλώματα μπορεί να επιτευχθεί με τη βοήθεια πολυπλεκτών, αρκεί να μην επιβάλλεται επιπλέον φόρτος από παραγόμενα σήματα εξ αιτίας των τροποποιήσεων.

- Παρατήρηση και έλεγχος συγκεκριμένων εσωτερικών κόμβων του κυκλώματος. Για να μειωθεί το κόστος, θα πρέπει ο αριθμός των επιπρόσθετων σημείων-ελέγχου (test-points), που θα παρατηρούνται και θα ελέγχονται, να είναι ο μικρότερος δυνατός. Αυτό συνεπάγεται την ανάγκη μιας μία πολύ έξυπνης επιλογής τους. Όταν οι προδιαγραφές (specs) χρησιμοποιούνται ως αντικείμενο του ΕΟΛ, ο αριθμός των ελέγχων που απαιτείται να εφαρμοστούν μπορεί να είναι αρκετά υψηλός. Το πρόβλημα της ελαχιστοποίησης του χρόνου ελέγχου (test time) μειώνοντας τον αριθμό των ελέγχων σχετίζεται με την επιλογή των σημείων ελέγχου. Έχουν ερευνηθεί διάφορες τεχνικές για τη μείωση του χρόνου ελέγχου (test-time reduction), όπως ο ακέραιος γραμμικός προγραμματισμός (integer linear programming) [17], η πιθανοτική ανάλυση (probabilistic analysis) [18] και η τριγωνοποίηση πινάκων για μοντέλα που βασίζονται στην ανάλυση της ευαισθησίας (sensitivity analysis) [19, 20]. Η βασική προσέγγιση αυτών των τεχνικών είναι να σχηματίσουν ένα γραμμικό μοντέλο για το CUT χρησιμοποιώντας την τελευταία ανάλυση. Για κάθε σημείο ελέγχου, το μοντέλο συσχετίζει τις αποκλίσεις των παραμετρικών τιμών των μερών του κυκλώματος με τις αποκλίσεις των τιμών εξόδου. Τότε επιλέγεται μία τεχνική για να εντοπίσει ένα σύνολο από σημαντικούς ελέγχους. Έτσι επιλέγονται και τα αντίστοιχα σημαντικά σημεία ελέγχου.

2.7.2 Αναλογική Σάρωση (Analog Scan)

Οι τεχνικές σάρωσης έχουν αναπτυχθεί και στα αναλογικά κυκλώματα. Αυτές περιορίζονται στο να ελέγχουν τις τιμές των εσωτερικών σημάτων. Με τις τεχνικές αναλογικής σάρωσης δεν μπορεί κάποιος να ελέγξει την κατάσταση στην οποία βρίσκεται ένα κύκλωμα. Οι τεχνικές σάρωσης πραγματοποιούνται χρησιμοποιώντας δύο τρόπους επέκτασης, είτε bucket-brigade κυκλωματικά στοιχεία είτε charge coupled κυκλωματικά στοιχεία. Η σάρωση εκτελείται σε δύο φάσεις. Αρχικά, δειγματοληπτούνται οι τιμές των εσωτερικών σημάτων. Έπειτα, οι τιμές των σημάτων που δειγματοληπτήθηκαν μεταφέρονται στις εξόδους χρησιμοποιώντας έναν αναλογικό καταχωρητή ολίσθησης. Στην επέκταση με bucket-brigade, χρησιμοποιούνται τα κυκλώματα δειγματοληψίας (sample and hold circuits) για να «αιχμαλωτίσουν» ένα εσωτερικό σήμα. Τα σχήματα που βασίζονται σε charge coupled κυκλωματικά στοιχεία, χρησιμοποιούν μετατροπείς φορτίου (charge converters) για να «αιχμαλωτίσουν» εσωτερικές τάσεις και φέροντα σήματα για να τα μετατρέψουν σε φορτία.

Έπειτα ένας CCD (charge coupled device) καταχωρητής χρησιμοποιείται για να ολισθήσει τα κρατούμενα φορτία στις εξόδους του κυκλώματος. Οποιοδήποτε τρόπο επέκτασης και να χρησιμοποιήσουμε πρέπει να βεβαιωθούμε ότι δεν επηρεάζεται η λειτουργία του κυκλώματος που τροποποιείται λόγω της κυκλωματικής του επέκτασης. Οι τεχνικές αναλογικού ελέγχου περιγράφονται λεπτομερώς στο άρθρο [15].

2.7.3 Περιφερειακή Σάρωση (Boundary Scan)

Σε επίπεδο πλακέτας (κατασκευαστικό επίπεδο), δίαυλοι ελέγχου παρέχουν πρόσβαση στα τμήματα που αποτελούν ένα σύστημα αλλά και στη διασύνδεση μεταξύ αυτών. Αυτή η DFT τεχνική απαιτεί πολυπλέκτες, και διακόπτες στις εισόδους και εξόδους των τμημάτων. Οι συγκεκριμένοι διακόπτες επιτρέπουν άμεσο έλεγχο και παρατήρηση των εισόδων και εξόδων ενός τμήματος του κυκλώματος καθώς και των διασυνδέσεών του. Έτσι αυτή η τεχνική αναφέρεται ως Περιφερειακή Σάρωση. Σε μία κυκλωματική δομή που είναι τροποποιημένη για περιφερειακή σάρωση, προστίθεται σε κάθε ακροδέκτη εισόδου/εξόδου ένα κελί σάρωσης. Το πρότυπο ψηφιακής περιφερειακής σάρωσης 1149.1, στο οποίο θα αναφερθούμε στο επόμενο κεφάλαιο, κάνει πιο συγκεκριμένη τη σχεδίαση κελιών περιφερειακής σάρωσης και το πρωτόκολλο χρησιμοποιείται σε κατάσταση ελέγχου (test mode). Όσον αφορά το κυκλωματικό επίπεδο, τα κελιά περιφερειακής σάρωσης σχηματίζουν έναν καταχωρητή ολισθήσεως σε κατάσταση ελέγχου. Το πρότυπο είναι επίσης συμβατό με τεχνικές αυτό-ελέγχου μέσα σε κάθε ολοκληρωμένο κύκλωμα. Πολλές τεχνικές αναλογικού ελέγχου που χρησιμοποιούν δίαυλο επικοινωνίας έχουν κινητοποιηθεί ορμώμενες από το ψηφιακό πρότυπο. Τα περισσότερα σχήματα που προτείνονται είναι συμβατά με το υπάρχων πρότυπο. Ένα κελί περιφερειακής σάρωσης προστίθεται σε κάθε ακροδέκτη εισόδου/εξόδου. Επιπροσθέτως, για να επιτρέπεται η κανονική λειτουργία, κάθε κελί πρέπει να ελέγχει τις διασυνδέσεις που οδηγούν σε κάθε ακροδέκτη εισόδου ή εξόδου μιας κυκλωματικής δομής καθώς και την κυκλωματική δομή στην οποία έχει προσαρτηθεί.

2.8 Σχεδίαση για τον Έλεγχο Βασισμένη στο Μακρο- Επίπεδο (Macro-based DFT)

Στον τομέα της Μικροηλεκτρονικής, ένα σχέδιο ελέγχου περιγράφεται σε ένα σχετικά υψηλό αφαιρετικό επίπεδο και έπειτα συντίθεται χρησιμοποιώντας συγκεκριμένα μοντέλα ελέγχου αλλά και παραμετροποιημένες δομικές μονάδες, δηλαδή δομικά στοιχεία που περιγράφονται από συγκεκριμένες παραμέτρους.

Ο προσδιορισμός ενός σχήματος, αρχίζει από την επιλογή των συγκεκριμένων στοιχείων που θα χρησιμοποιηθούν (standard cells), των παραμετροποιημένων δομικών μονάδων (building units), ή από προηγούμενα ορισμένα σχήματα, που θα συνεισφέρουν λειτουργικά στο υπό κατασκευή σχήμα. Έπειτα, ο σχεδιαστής ορίζει λεπτομερώς, για κάθε κατάσταση, ποια από τα επιλεγμένα στοιχεία (macros) είναι ενεργά και πώς μεταδίδονται οι παράμετροι.

Έτσι αρκετοί ερευνητές έχουν αναπτύξει DFT τεχνικές για συγκεκριμένες λειτουργικές μονάδες (macros). Τα συγκεκριμένα DFT macro-σχήματα ουσιαστικά αξιοποιούν μοναδικά χαρακτηριστικά που είτε αφορούν τη λειτουργικότητα είτε τη δομή της εκάστοτε λειτουργικής δομής στην οποία βασίζονται. Ένα DFT σχήμα που αφορά ένα ολόκληρο σύστημα που αποτελείται από πολλά δομικά στοιχεία, μπορεί να σχηματιστεί συνδυάζοντας DFT σχήματα που αφορούν την κάθε λειτουργική δομή ξεχωριστά. Οι πιο δημοφιλείς λειτουργικές δομές στις οποίες έχουν επικεντρωθεί οι ερευνητές είναι οι διαφορικοί ενισχυτές (differential amplifiers), οι μετατροπείς δεδομένων (data converters), και τα φίλτρα (filters). Εμείς θα επικεντρωθούμε σε αυτή την ενότητα στα DFT σχήματα που βασίζονται στον διαφορικό ενισχυτή ως βασικό δομικό στοιχείο.


2.8.1 Διαφορικοί Ενισχυτές (Differential Amplifiers)

Οι διαφορικοί ενισχυτές συναντώνται συχνά στα μεικτού σήματος ολοκληρωμένα κυκλώματα (mixed-signal IC's) ως μικρότερα τμήματα αυτών. Η επίδοση ενός διαφορικού ενισχυτή εξαρτάται από το περιβάλλον στο οποίο ενσωματώνεται. Επομένως είναι αρκετά δύσκολο να βρεθεί ένα γενικά αποδεκτό DFT σχήμα για τους διαφορικούς ενισχυτές που να καλύπτει όλα τα περιβάλλοντα στα οποία αυτός εντάσσεται. Οι διαφορικοί ενισχυτές, όπως και τα υπόλοιπα αναλογικά κυκλώματα, χαρακτηρίζονται κυρίως από τις επιδόσεις τους σε σχέση με τις προδιαγραφές. Από αυτές επισημαίνουμε το κέρδος ενός ενισχυτή, τη φάση λειτουργίας του, το εύρος ζώνης συχνοτήτων, τα χαρακτηριστικά φόρτου κ.α. [15]. Ο κανονικός έλεγχος αφορά τη μέτρηση ενός συνόλου χαρακτηριστικών επίδοσης και αυτό είναι αρκετά χρονοβόρο. Ως εκ τούτου, έχουν αναπτυχθεί δύο σχήματα για έλεγχο του διαφορικού ενισχυτή: DFT βασισμένο σε κώδικα (Code-based DFT) και DFT βασισμένο σε αναδιαμόρφωση (Reconfiguration-based DFT).

2.8.1.1 DFT Βασισμένο σε Κώδικα (*Code-based DFT*)

Σε αυτή την παράγραφο μελετάμε μία νέα τάξη αναλογικών κυκλωμάτων, τα αυτό-ελεγχόμενα αναλογικά κυκλώματα (self-checking analog circuits). Επικεντρωνόμαστε στην κατηγορία των πλήρως διαφορικών αναλογικών κυκλωμάτων (fully differential analog circuits).

Στο σχήμα 2.5 παρουσιάζεται μία γενική δομή ενός αυτό-ελεγχόμενου κυκλώματος. Ένα ψηφιακό λογικό κύκλωμα τροποποιείται με τέτοιο τρόπο έτσι ώστε οι εξοδοί του να κωδικοποιούνται. Ένας on-line ελεγκτής (checker) χρησιμοποιείται για να επιβεβαιώσει ότι οι εξοδοί συμβαδίζουν με τον κώδικα. Μία απόκριση του κυκλώματος που δεν υπακούει στον κώδικα δηλώνει την παρουσία ενός σφάλματος στο κύκλωμα. Αρκετά αυτό-ελεγχόμενα κυκλώματα μπορούν να συνδυαστούν για να σχηματίσουν ένα αυτό-ελεγχόμενο σύστημα. Ένα ψηφιακό κύκλωμα λέγεται ότι είναι πλήρως αυτό-παρατηρήσιμο (totally self-checking - TSC) αν είναι αυτό-ελέγξιμο (μπορεί να ελεγχθεί πλήρως με κατάλληλες εισόδους) και ασφαλές από λάθη (οποιοδήποτε λάθος οδηγεί σε μη αποδεκτή, από τον ελεγκτή, κωδικοποίηση της εξόδου). Αυτές οι τροποποιήσεις έχουν σχεδιαστεί για να διαβεβαιώσουν ότι ο ελεγκτής (code checker) θα εντοπίσει οποιοδήποτε είδος σφάλματος στις εξόδους.



Σχήμα 2.5 Ένα Αυτό-Ελεγχόμενο Κύκλωμα. Γενική Δομή

Αυτή η τεχνική μπορεί να επεκταθεί και στα αναλογικά κυκλώματα που είναι πλήρως διαφορικά. Ένα πλήρως διαφορικό κύκλωμα χαρακτηρίζεται από διαφορικές εισόδους, παράγει διαφορικές εξόδους και διατηρεί ένα πλήρως διαφορικό μονοπάτι που ακολουθεί το σήμα μέσα στο κύκλωμα. Αυτό σημαίνει ότι όλοι οι ενδιαμέσοι κόμβοι που βρίσκονται σε μία διαδρομή, που ακολουθεί το σήμα εσωτερικά του κυκλώματος, αποτελούν κομμάτι ενός

ζεύγους κόμβων, όπως το διαφορικό ζεύγος στην είσοδο ενός διαφορικού ενισχυτή που αποτελείται από δύο τρανζίστορ. Παρόλο που στα αναλογικά ολοκληρωμένα κυκλώματα η απόλυτη ακρίβεια των κυκλωματικών τμημάτων είναι μικρή, το σχετικό ταίριασμα μεταξύ τους είναι σχετικά καλό. Έτσι, τα πλήρως-διαφορικά αναλογικά κυκλώματα παρέχουν την υψηλότερη επίδοση σε ολοκληρωμένα περιβάλλοντα με το μειονέκτημα ότι αυξάνεται η κυκλωματική περιοχή όσον αφορά την κατασκευή ενός τέτοιου κυκλώματος. Οι διαφορικοί ενισχυτές χρησιμοποιούνται σε εφαρμογές υψηλών επιδόσεων όπως τα φίλτρα που χρησιμοποιούν μεταγόμενους πυκνωτές (switched-capacitor filters), φίλτρα με ενισχυτές διαγωγιμότητας, και οι σίγμα-δέλτα μετατροπείς (sigma-delta converters).


Έστω ότι αναφερόμαστε σε ένα γενικό διαφορικό κύκλωμα. Τα δύο σήματα εισόδου σε ένα διαφορικό κύκλωμα ουσιαστικά αποτελούν ένα ζεύγος διαφορικού σήματος. Ας ονομάσουμε τα δύο αυτά σήματα εισόδου V_{in}^1 και V_{in}^2 . Τότε:

$$\begin{aligned} V_{in}^1 &= V_{in}^{bias} + V_{in}^{ss} \\ V_{in}^2 &= V_{in}^{bias} - V_{in}^{ss} \end{aligned}$$

Η V_{in}^{bias} είναι η εισερχόμενη τάση πόλωσης, η οποία παράγεται από το κύκλωμα που προηγείται, και η V_{in}^{ss} είναι η εισερχόμενη τάση μικρού σήματος. Οι δύο τάσεις που προκύπτουν στην έξοδο του κυκλώματος είναι επίσης ένα διαφορικό ζεύγος. Συνήθως, η τάση πόλωσης εξόδου και η τιμή της τάσης πόλωσης για διαφορικά ζεύγη εσωτερικά του κυκλώματος προκύπτουν από μία εσωτερική ή εξωτερική πηγή τάσης. Όπως συμβαίνει στις εισόδους και τις εξόδους του κυκλώματος, για κάθε καλώδιο που υπάρχει στο μονοπάτι το οποίο ακολουθεί το σήμα από τη μία είσοδο του ενισχυτή, υπάρχει αντίστοιχη διαδρομή που ακολουθεί το σήμα εισόδου με συμμετρική τιμή από την δεύτερη είσοδο του διαφορικού ενισχυτή. Οι εσωτερικές και εξωτερικές τάσεις πόλωσης συχνά αναφέρονται ως κοινά μέρη λειτουργίας της εισόδου και της εξόδου αντίστοιχα.

Χρησιμοποιώντας τα ζεύγη τάσεων που εφαρμόζονται κάθε φορά στο κύκλωμα, τα δεδομένα στα διαφορικά κυκλώματα κωδικοποιούνται εσωτερικά μέσω ενός διαφορικού αναλογικού κώδικα (DAC) [25]. Επίσης, και η τάση πόλωσης αποτελεί μέρος του παραπάνω κώδικα. Ένα μόνο λάθος στον διαφορικό ενισχυτή θα επηρεάσει μόνο ένα από τα δύο μονοπάτια που ακολουθεί το σήμα μέσα στο κύκλωμα. Έπειτα θα αλλάξει η τιμή της τάσης πόλωσης της

εξόδου λόγω του σφάλματος. Με άλλα λόγια, ένα μόνο λάθος στην είσοδο ενός διαφορικού ενισχυτή μπορεί να επηρεάσει και να αλλοιώσει την έξοδο του. Συνεπώς, μπορεί να χρησιμοποιηθεί ένας ελεγκτής στην έξοδο του κυκλώματος (code checker) ώστε να ανιχνεύει τα σφάλματα εντός του διαφορικού ενισχυτή. Η κάλυψη σφαλμάτων μπορεί να βελτιωθεί σημαντικά όταν τα λάθη που επηρεάζουν το διαφορικό σήμα εξόδου είναι πολλά. Αυτός ο στόχος μπορεί να επιτευχθεί αντικαθιστώντας μία πηγή διαφορικού σήματος με δύο πηγές σήματος που να επικοινωνούν μεταξύ τους και επιλέγοντας έξυπνα την δομή του κοινού τρόπου ανατροφοδότησης (Common-mode Feedback circuitry). Με αυτές τις τεχνικές σχεδόν όλα τα σφάλματα εντός του διαφορικού ενισχυτή θα επηρεάσουν το διαφορικό σήμα εξόδου. Έτσι η κάλυψη σφαλμάτων αυξάνεται σημαντικά. Στο σχήμα 2.6 φαίνεται η δομή ενός σχήματος ελέγχου βασισμένο σε κώδικα.



Σχήμα 2.6 Διάγραμμα Αυτό-Ελεγχόμενου Διαφορικού Ενισχυτή

2.8.1.2 DFT Βασισμένο σε Αναδιαμόρφωση (*Reconfiguration-Based DFT*)

Και οι δύο τεχνικές που περιγράφονται παρακάτω αφορούν την αναδιαμόρφωση της τοπολογίας ενός διαφορικού ενισχυτή για τη διευκόλυνση του ΕΟΛ. Αλλάζουν τη δομή της ανατροφοδότησης (feedback) γύρω αλλά και μέσα σε έναν διαφορικό ενισχυτή κατά τη διάρκεια του ελέγχου.


Current Based Test: Αφορά την αναδιαμόρφωση του περιβάλλοντος ενός διαφορικού ενισχυτή έτσι ώστε η παράμετρος με βάση την οποία ελέγχεται η ορθότητά του να είναι το ρεύμα τροφοδοσίας I_{DC} [26]. Η τεχνική προσανατολίζεται στο μοντέλο σφάλματος γεφύρωσης (βραχυκυκλώματος).

Δυστυχώς, σε μεγάλα κυκλώματα στα οποία είναι ενσωματωμένοι οι διαφορικοί ενισχυτές, η απόδοσή τους εξαρτάται, όπως έχουμε αναφέρει, από την τοπολογία ανατροφοδότησής τους. Επίσης, η άμεση πρόσβαση στις εισόδους και τις εξόδους του διαφορικού ενισχυτή είναι συνήθως περιορισμένη έως και αδύνατη. Έχει διαπιστωθεί ότι οι λειτουργικοί έλεγχοι ενός διαφορικού ενισχυτή, κάτω από συγκεκριμένους περιορισμούς, δεν μπορούν να ανιχνεύσουν ένα μεγάλο αριθμό από σφάλματα στους ενσωματωμένους ενισχυτές. Πιο συγκεκριμένα το ποσοστό κάλυψης σφαλμάτων έφτασε στο 25%, ενώ με την εφαρμογή της τεχνικής τα σφάλματα καλύφθηκαν έφτασαν σε ποσοστό 96,3%.

Στη γενική της μορφή, η προταθείσα στρατηγική ελέγχου εισάγει ένα καινοτόμο DFT σχήμα όπου ο κάθε ενισχυτής αναδιαμορφώνεται ως ένας ακόλουθος πηγής ρεύματος (source follower) με χρήση επιπρόσθετης συνδεσμολογίας. Μία μικρή αντίσταση τοποθετείται στην έξοδο κάθε διαφορικού ενισχυτή. Το φέρων σήμα από την πηγή ρεύματος καθορίζεται από την μετατόπιση τάσης (offset voltage) καθώς και από την αντίσταση R . Αποδείχθηκε εμπειρικά ότι η τάση μετατόπισης στους ελαττωματικούς διαφορικούς ενισχυτές, κατά μεγάλο ποσοστό, ήταν μεγαλύτερη από αυτήν στους μη ελαττωματικούς διαφορικούς ενισχυτές. Έτσι, οι ελαττωματικοί χρειάζονταν περισσότερο ρεύμα από την τροφοδοσία. Το κατώφλι για την ανίχνευση των σφαλμάτων τίθεται εμπειρικά. Σε πειράματα στον διαφορικό τελεστικό ενισχυτή opamp741, ανιχνεύθηκαν σχεδόν όλα τα καταστροφικά λάθη (από τα 300 βραχυκυκλώματα τα 233). Επομένως, με τη χρήση της ανωτέρω τεχνικής η κάλυψη σφαλμάτων αυξάνεται δραματικά.

Oscillation Based Test: Δεδομένης της δυνατότητας ενός συστήματος να οδηγείται σε ταλάντωση, ο ΕΟΛ βασισμένος σε ταλαντωτή (oscillation-test) έχει προταθεί ως μία μέθοδος για την ανίχνευση σφαλμάτων σε διαφορικούς ενισχυτές [27]. Πιο συγκεκριμένα, κατά τη διάρκεια του ελέγχου, το υπό έλεγχο κύκλωμα (CUT) μετατρέπεται σε ταλαντωτή. Δηλαδή, το πολύπλοκο αναλογικό κύκλωμα διαμερίζεται σε επιμέρους αναλογικές κυκλωματικές λειτουργικές μονάδες. Κατά τη διάρκεια του ΕΟΛ κάθε μονάδα παράγει σταθερές ταλαντώσεις με συγκεκριμένη συχνότητα ταλάντωσης. Η συχνότητα ταλάντωσης f_{osc} μπορεί να εκφραστεί είτε σαν συνάρτηση των μερών του κυκλώματος υπό έλεγχο είτε σαν συνάρτηση σημαντικών χαρακτηριστικών του, όπως το κέρδος του διαφορικού ενισχυτή, η συχνότητα μοναδιαίου κέρδους, και οι τιμές των ανενεργών (passive) μερών του. Η συχνότητα ταλάντωσης που παράγεται συγκρίνεται με την αναμενόμενη στην ελεύθερη από ελαττώματα περίπτωση. Όλες οι λειτουργίες πραγματοποιούνται χρησιμοποιώντας τη λογική ελέγχου (control logic-CL).

Το σχήμα 2.7 απεικονίζει την εφαρμογή της ανωτέρω μεθόδου ελέγχου ως μία DFT τεχνική για να βελτιώσει την ελεγχσιμότητα και να κάνει πιο εύκολο το πρόβλημα του ελέγχου. Ο αναλογικός πολυπλέκτης (AMUX) επιλέγει την έξοδο του δομικού στοιχείου υπό έλεγχο και η συχνότητά ταλάντωσής του μετριέται εξωτερικά χρησιμοποιώντας κατάλληλο εξοπλισμό ελέγχου. Πριν ξεκινήσει η διαδικασία ελέγχου, η λειτουργικότητα του δικτύματος ελέγχου επαληθεύεται ενεργοποιώντας το σήμα *STest*.



Σχήμα 2.7 Απλοποιημένη Δομή Ελέγχου μιας Στρατηγικής Ελέγχου Βασισμένης σε Ταλάντωση.

Η κεντρική ιδέα στην προσέγγιση είναι ότι ένα ελάττωμα σε οποιοδήποτε δομικό στοιχείο, είτε θα εμποδίσει το κύκλωμα να οδηγηθεί σε ταλάντωση είτε θα αλλάξει τη συχνότητα ταλάντωσης. Ένα μοντέλο καταστροφικών σφαλμάτων εφαρμόστηκε για τον ενισχυτή opamp741. Η πλειοψηφία των καταστροφικών ελαττωμάτων κατέληξε σε απώλεια ταλάντωσης. Μερικά ελαττώματα δεν επηρέασαν την ικανότητα των δομικών στοιχείων να οδηγούνται σε ταλάντωση αλλά η συχνότητα ταλάντωσης άλλαζε σταδιακά στο ελαττωματικό δίκτυο. Τα πειραματικά αποτελέσματα της παραπάνω προτεινόμενης τεχνικής επιβεβαιώνουν τη δυναμική του ΕΟΛ βασισμένου σε ταλάντωση και δείχνουν ότι μπορεί να επιτευχθεί μία αρκετά καλή κάλυψη σφαλμάτων, μειωμένος χρόνος ελέγχου και μία πολύ απλή διαδικασία ελέγχου.

ΚΕΦΑΛΑΙΟ 3. ΠΡΟΤΥΠΑ ΨΗΦΙΑΚΟΥ ΚΑΙ ΑΝΑΛΟΓΙΚΟΥ ΕΛΕΓΧΟΥ ΙΕΕΕ 1149.1 ΚΑΙ ΙΕΕΕ 1149.4

3.1 Εισαγωγή

3.2 Επισκόπηση Προτύπου Περιφερειακής Σάρωσης ΙΕΕΕ 1149.1

3.3 Πρότυπο 1149.4 για Κανάλι Ελέγχου Μεικτού-Σήματος

3.3.1 Επισκόπηση Προτύπου 1149.4

3.3.2 Σκοπός του Προτύπου

3.3.3 Περιγραφή του Προτύπου 1149.4

3.1 Εισαγωγή

Η Περιφερειακή σάρωση (Boundary Scan) είναι στην πραγματικότητα μία οικογένεια μεθοδολογιών ελέγχου που στόχο έχει να λύσει ένα μεγάλο εύρος προβλημάτων ΕΟΛ: από το επίπεδο του κυκλώματος μέχρι το επίπεδο του συστήματος, από το επίπεδο των λογικών πυρήνων μέχρι το επίπεδο των διασυνδέσεων αυτών και από τα ψηφιακά κυκλώματα μέχρι τα αναλογικά και μεικτού-σήματος κυκλώματα.

Το Πρωτόκολλο Περιφερειακής Σάρωσης 1149.1 (ΙΕΕΕ 1149.1 Boundary Scan), το οποίο προδιαγράφει ψηφιακές δομές ελέγχου για την εφαρμογή τους σε ολοκληρωμένα κυκλώματα (ICs), έχει αποδειχθεί ότι είναι πολύ επιτυχημένο. Διευκολύνει την αυτοματοποιημένη παραγωγή ελέγχων (tests) για τον ΕΟΛ των ακροδεκτών εισόδου εξόδου των ψηφιακών ολοκληρωμένων κυκλωμάτων καθώς και των καλωδίων που συνδέουν αυτούς τους ακροδέκτες. Δεκάδες εταιριών παρέχουν αυτοματοποίηση για να εφαρμόσουν τη περιφερειακή σάρωση (boundary scan) σε ολοκληρωμένα κυκλώματα ειδικών εφαρμογών (application-specific ICs - ASICs) και να αυτοματοποιήσουν τον έλεγχο των διασυνδέσεων


σε πλακέτες που περιέχουν ολοκληρωμένα κυκλώματα με αυτό το πρωτόκολλο. Επίσης, βρίσκει εφαρμογή σε διαδικασίες που δεν αφορούν τον έλεγχο του κυκλώματος όπως ο προγραμματισμός FPGAs.

Παρόλα αυτά, το πρωτόκολλο IEEE 1149.1 δεν απευθύνεται σε θέματα αναλογικού ελέγχου, όπως η μέτρηση τιμών παθητικών μερών, ο εντοπισμός ανοιχτοκυκλωμάτων και βραχυκυκλωμάτων ανάμεσα στα κυκλωματικά μέρη, και ο διαγνωστικός έλεγχος του μονοπατιού που ακολουθεί ένα διαφορικό σήμα. Το πρωτόκολλο IEEE 1149.4 για μεικτού σήματος κυκλώματα ελέγχου στοχεύει σε αυτές τις περιοχές, και επίσης παρέχει πρόσβαση για εξωτερικό έλεγχο σε κυκλώματα μεικτού σήματος και ενσωματωμένη δικτύωση για τον έλεγχο ενός IC ή ακόμα και πολλών. Το χαρακτηριστικό γνώρισμα του IEEE 1149.4 είναι ότι παρέχει μια δομή αρτηρίας διασύνδεσης (standard bus) για τη μεταφορά συνεχών στο χρόνο μεταβλητών.


3.2 Επισκόπηση προτύπου Περιφερειακής Σάρωσης IEEE 1149.1

Το πρότυπο IEEE 1149.1 καθορίζει ένα πρωτόκολλο πρόσβασης ελέγχου και μία αρχιτεκτονική περιφερειακής σάρωσης για ψηφιακά ολοκληρωμένα κυκλώματα και για τις ψηφιακές μονάδες ψηφιο-αναλογικών κυκλωμάτων. Το όνομα περιφερειακή σάρωση, όπως φαίνεται και από το σχήμα 3.1, προκύπτει από την προσάρτηση ενός κελιού περιφερειακής σάρωσης σε κάθε ακροδέκτη εισόδου/εξόδου ενός αρχικού κυκλώματος και η διασύνδεση αυτών των κελιών στη δόμηση ενός καταχωρητή ολίσθησης που ονομάζεται καταχωρητής περιφερειακής σάρωσης. Τα ολοκληρωμένα που ακολουθούν αυτό το πρότυπο μπορούν εύκολα να ενσωματωθούν σε μία κυκλωματική πλακέτα με τις εισόδους και τις εξόδους τους να είναι προσβάσιμες μέσα από τους καταχωρητές περιφερειακής σάρωσης. Το σχήμα 3.2 μας δείχνει μία πλακέτα που αποτελείται από τέσσερα ολοκληρωμένα κυκλώματα όπου για κάθε ένα από αυτά οι καταχωρητές περιφερειακής σάρωσης είναι συνδεδεμένοι σχηματίζοντας έτσι μία αλυσίδα περιφερειακής σάρωσης. Σαρώνοντας σειριακά λοιπόν το δικτύωμα μπορούμε όχι μόνο να ελέγξουμε και να παρατηρήσουμε τις εισόδους και εξόδους των κυκλωμάτων μέσα από την αλυσίδα περιφερειακής σάρωσης, αλλά και να ρυθμίσουμε τις διάφορες λειτουργίες. Με αυτό τον τρόπο καθίσταται εφικτός ο ΕΟΛ της εσωτερικής λογικής κάθε κυκλώματος καθώς και των διασυνδέσεων μεταξύ των κυκλωμάτων. Επιπλέον το πρωτόκολλο 1149.1 παρέχει τη σημαντική δυνατότητα όπου η σύλληψη και η ολίσθηση των δεδομένων μπορεί να επιτευχθεί μέσα από τη λογική της περιφερειακής σάρωσης χωρίς

να παρέμβουμε με τις κανονικές λειτουργίες του κυκλώματος. Αυτή η αρχιτεκτονική μπορεί επιπρόσθετα να ενισχύσει σημαντικά τις ικανότητες της σχεδιαστικής αποσφαλμάτωσης (design debugging) και της διάγνωσης λαθών στα κυκλώματα.



Σχήμα 3.1 Βασική Ιδέα Περιφερειακής Σάρωσης



Σχήμα 3.2 Ολοκληρωμένα Κυκλώματα που Συνδέονται με Αλυσίδα Περιφερειακής Σάρωσης κατά το Πρότυπο IEEE 1149.1

3.3 Πρότυπο 1149.4 για Κανάλι Ελέγχου Μεικτού-Σήματος


Η ανάπτυξη του πρωτοκόλλου 1149.4 άρχισε όταν γεννήθηκε η ανάγκη να ενσωματωθεί σε κυκλώματα μεικτού σήματος μία ορισμένη δομή για να αντιμετωπίζει τα προβλήματα ελέγχου που προκύπτουν από αυτά. Σκοπός λοιπόν είναι να βελτιωθεί η δυνατότητα ελέγχου και η παρατηρησιμότητα των κόμβων ενός κυκλώματος και να υποστηριχθούν δομές ΕΟΛ για να μειωθεί ο προβλεπόμενος χρόνος και το κόστος ελέγχου, αλλά και να βελτιωθεί η ποιότητα αυτού.

3.3.1 Επισκόπηση προτύπου 1149.4

Έστω ότι έχουμε μία κυκλωματική διάταξη όπου πρόκειται να εφαρμοστεί το πρότυπο IEEE 1149.4, όπως φαίνεται στο σχήμα 3.3. Το υπό έλεγχο κύκλωμα είναι το σκιασμένο. Οι ακροδέκτες ενός τυπικού ολοκληρωμένου κυκλώματος μεικτού σήματος συνδέονται με:

- Άλλα τμήματα μεικτού σήματος (ΜΣ) τα οποία μπορούν ή όχι να προσαρμοστούν σε αυτό το πρότυπο.
- Ψηφιακά τμήματα (Ψ) τα οποία μπορούν ή όχι να προσαρμοστούν σε αυτό το πρότυπο.
- Αναλογικά τμήματα (Α) τα οποία είναι απίθανο να περιέχουν οποιοδήποτε συναφές χαρακτηριστικό ελέγχου.
- Διακριτά τμήματα (Δ) όπως αντιστάσεις και πυκνωτές, τα οποία δεν έχουν οποιοδήποτε συναφές χαρακτηριστικό ελέγχου.

Το πρότυπο μπορεί να χρησιμοποιηθεί στην παραγωγή ελέγχων και στην υποστήριξη του ΕΟΛ ενός τομέα του κυκλώματος. Ο σκοπός είναι να παρέχει ένα σήμα ελέγχου σε συνδεδεμένα άκρα του κυκλώματος αλλά και να συλλέγει αποκρίσεις από αυτά, χωρίς να υπάρχει άμεση φυσική σύνδεση με το κυκλωματικό στοιχείο.




Σχήμα 3.3 Η Περίπτωση ενός Κυκλώματος Μεικτού Σήματος

3.3.2 Σκοπός του Προτύπου


Αυτό το πρότυπο ορίζει χαρακτηριστικά ελέγχου έτσι ώστε να παρέχει τυποποιημένες προσεγγίσεις για τον έλεγχο μεταξύ των διασυνδέσεων, τον παραμετρικό και τον εσωτερικό έλεγχο σε μεικτού σήματος ολοκληρωμένα κυκλώματα.

- **Έλεγχος των Διασυνδέσεων (Interconnect test).** Ο πρωταρχικός σκοπός αυτού του προτύπου είναι να υποστηρίζει τον διασυνδεδεμένο έλεγχο για κυκλώματα που αποτελούνται από αναλογικά, ψηφιακά και μικτού σήματος μονάδες. Οποιοσδήποτε τύπος ανοιχτοκυκλώματος και βραχυκυκλώματος μπορεί να ανιχνευθεί.
- **Παραμετρικός έλεγχος (Parametric test).** Ο δεύτερος σκοπός είναι να χαρακτηριστούν, να μετρηθούν και να ελεγχθούν τα διακριτά χαρακτηριστικά του κυκλώματος. Τα διακριτά συστατικά εκτελούν λειτουργίες όπως μετατόπιση επιπέδου (level shifting), παθητικό φιλτράρισμα (passive filtering), και ταίριασμα αναλογικών κυκλωμάτων (AC coupling). Θεωρούνται ως εκτεταμένες διασυνδέσεις, σε αντίθεση με τις απλές διασυνδέσεις μόνο από καλώδια. Στο σχήμα 3.4 φαίνονται παραδείγματα διασυνδέσεων.
- **Εσωτερικός έλεγχος (Internal test).** Ο εσωτερικός έλεγχος σχετίζεται με την ικανότητα να εκτελεστούν πλήρεις έλεγχοι για τα συστατικά μέρη του κυκλώματος

είτε μεμονωμένα είτε τοποθετημένα πάνω σε ένα υπόστρωμα. Στο σχήμα 3.5 παρουσιάζεται ένα παράδειγμα εσωτερικού ελέγχου. Οι θύρες AT1 και AT2 όλων των αναλογικών κυκλωμάτων συνδέονται με ένα κανάλι. Μία πηγή σήματος συνδέεται με την AT1 και ένας αναλυτής με την AT2. Στον εσωτερικό έλεγχο, το σήμα ελέγχου στέλνεται στο κύκλωμα υπό εξέταση μέσω της AT1 και της AB1. Η απόκριση σήματος επιστρέφεται στον αναλυτή μέσω της AT2 και της AB2. Ο εσωτερικός έλεγχος αντιμετωπίζει δύο θέματα. Η παρασιτική χωρητικότητα που σχετίζεται με το κανάλι (AT1/AT2) μπορεί να είναι πολύ μεγάλη, για αυτό το λόγο ένα σήμα υψηλής συχνότητας είναι απίθανο να σταλθεί μέσω του καναλιού. Δεύτερον, η παρουσία του προτύπου μπορεί να απαιτεί την ενσωμάτωση δομών εσωτερικού ελέγχου στο κύκλωμα των οποίων οι επιπτώσεις στο κόστος και στη λειτουργία του κυκλώματος μπορεί να είναι απαγορευτικές, γι' αυτό αυτή η εκδοχή του προτύπου δεν είναι υποχρεωτική, αλλά ο χρήστης μπορεί να ορίσει και να προσθέσει όσες συναρτήσεις ελέγχου επιθυμεί.



Σχήμα 3.4 Παραδείγματα Διασυνδέσεων Μεταξύ Κυκλωμάτων



Σχήμα 3.5 Εσωτερικός Έλεγχος

3.3.3 Περιγραφή του Προτύπου 1149.4


Το πρότυπο IEEE 1149.4 επεκτείνει το ήδη υπάρχον πρότυπο IEEE 1149.1 φροντίζοντας για την ικανότητα ελέγχου μικτού σήματος σε μία κυκλωματική διάταξη. Τα δύο πρότυπα είναι πολύ παρόμοια με το 1149.4 να αποτελεί ένα υπερσύνολο του 1149.1. Το πρότυπο IEEE 1149.4 που εξετάζουμε απαιτεί επιπρόσθετη δικτύωση, αλλά έτσι παρέχει τα μέσα για να μετρήσουμε τιμές σε ανενεργά μέρη του κυκλώματος (passive components), να δειγματοληψούμε τάσεις σε συγκεκριμένα σημεία, και να παρατηρούμε χαμηλής συχνότητας σήματα.

Ας συγκρίνουμε τα δύο πρότυπα:

- Και τα δύο περιέχουν έναν ελεγκτή TAP (*test access port*) με πανομοιότυπους ακροδέκτες αλλά και λειτουργία.
- Και στα δύο εφαρμόζονται υποχρεωτικές συναρτήσεις – οδηγίες, όπως η BYPASS, EXTEST, SAMPLE.
- Υπάρχουν προαιρετικές διαδικασίες και στα δύο αλλά και διαδικασίες που μπορεί να οριστούν από τον χρήστη.

Στο σχήμα 3.6 φαίνεται η βασική δομή ενός ολοκληρωμένου με ενσωμάτωση του IEEE 1149.4. Οι επεκτάσεις στο IEE 1149.4 αφορούν περιφερειακά αναλογικά τμήματα (***analog boundary modules - ABM***) πάνω σε κάθε ακροδέκτη που υποστηρίζουν αναλογικές συναρτήσεις, θύρες στις οποίες υπάρχει πρόσβαση για αναλογικό έλεγχο (AT1 και AT2), ένα κύκλωμα δίαυλου επικοινωνίας όσον αφορά τον έλεγχο (test bus interface circuit), και ένα ζεύγος από εσωτερικούς διαύλους επικοινωνίας (AB1 και AB2):

- ***Analog test access port (ATAP)***: Πρόκειται για μία θύρα του κυκλώματος που επιτρέπει το κύκλωμα διαύλου επικοινωνίας ελέγχου να έρθει σε επαφή με έναν εξωτερικό αναλογικό δίαυλο επικοινωνίας. Αποτελείται τουλάχιστον από έναν αναλογικό ακροδέκτη εισόδου και έναν αναλογικό ακροδέκτη εξόδου (AT1 και AT2). Οι AT1 και AT2 μεταφέρουν σήματα από και προς τον αυτόματο εξοπλισμό ελέγχου (*automatic test equipment - ATE*) και το κύκλωμα υπό εξέταση (*circuit under test - CUT*).
- ***Analog test Buses (AB1/ AB2)***: Πρόκειται για δύο εσωτερικούς διαύλους επικοινωνίας ελέγχου. Συνδέονται με όλες τις αναλογικές περιφερειακές δομές. Έχουν μία συνάρτηση παρόμοια με αυτή του ATAP με τη διαφορά ότι παραδίδουν εσωτερικά αναλογικά σήματα ελέγχου. Οι AB1/AB2 μεταφέρουν τα σήματα από τις αναλογικές περιφερειακές δομές στο κύκλωμα ελέγχου του διαύλου επικοινωνίας και μετά στους ακροδέκτες AT1/AT2.
- ***Test Bus Interface Circuit (TBIC)***: Το TBIC ελέγχει τις συνδέσεις μεταξύ των ATAP και AB1/AB2. Παρέχει μία σύνδεση μεταξύ του εξωτερικού (AT1/AT2) και εσωτερικού (AB1/AB2) διαύλου επικοινωνίας.
- ***Analog Boundary Module (ABM)***: Το ABM είναι το βασικό συστατικό του σκελετού του προτύπου που αναφερόμαστε όσον αφορά τον έλεγχο μικτού σήματος. Πιο συγκεκριμένα, αποτελείται από έξι διακόπτες σύμφωνα με τους οποίους καθορίζεται η σύνδεση του εκάστοτε αναλογικού κυκλώματος με τους εσωτερικούς διαύλους επικοινωνίας ελέγχου (AB1/ AB2).



Σχήμα 3.6 Βασική Τοπολογία Ολοκληρωμένου Κυκλώματος με Ενσωματωμένες IEEE 1149.4 Δομές

Συνοψίζοντας, το IEEE 1149.1 παρέχει ένα πρότυπο για τον έλεγχο ψηφιακών ολοκληρωμένων κυκλωμάτων σε ένα σύστημα, προσφέροντας έλεγχο και παρατηρησιμότητα στους ακροδέκτες και στους εσωτερικούς κόμβους δια μέσου μιας σειριακής διαδρομής σάρωσης με την ανάπτυξη ενός καταχωρητή ολίσθησης. Το πρότυπο IEEE 1149.4 επεκτείνει τις δυνατότητες ελέγχου σε μικτού σήματος αναλογικά ολοκληρωμένα κυκλώματα, προσθέτοντας δύο αναλογικούς διαύλους επικοινωνίας οι οποίοι μπορούν να χρησιμοποιηθούν για την διέγερση και την παρατήρηση αναλογικών κόμβων στο συνεχές σήμα.

ΚΕΦΑΛΑΙΟ 4. ΠΡΟΤΕΙΝΟΜΕΝΗ ΤΕΧΝΙΚΗ ΕΛΕΓΧΟΥ ΟΡΘΗΣ ΛΕΙΤΟΥΡΓΙΑΣ ΔΙΑΦΟΡΙΚΩΝ ΕΝΙΣΧΥΤΩΝ

4.1 Η Προτεινόμενη Τεχνική

4.2 Σχεδίαση Πρότυπου Διαφορικού Ενισχυτή – Αποτελέσματα Προσομοιώσεων


4.3 Συμπεράσματα

4.1 Η Προτεινόμενη Τεχνική

Στην παρούσα εργασία ασχοληθήκαμε με τον έλεγχο της ορθής λειτουργίας διαφορικών ενισχυτών σε CMOS τεχνολογία. Ένας τυπικός διαφορικός ενισχυτής αποτελείται από ένα διαφορικό ζεύγος και έχει ως φορτίο ένα καθρέπτη ρεύματος. Όπως φαίνεται και στο σχήμα 4.1 ο ενισχυτής πολώνεται από μια πηγή ρεύματος με την χρήση ενός καθρέπτη ρεύματος.


Στην προτεινόμενη τεχνική ελέγχου ορθής λειτουργίας διαφορικών ενισχυτών ένα από τα ζητούμενα ήταν η εύρεση σημείων παρατήρησης έτσι ώστε να μετρήσουμε μεγέθη τα οποία θα μας βοηθήσουν να διαπιστώσουμε αν ο ενισχυτής λειτουργεί σωστά σύμφωνα με τις προδιαγραφές ή όχι. Ένα γνωστό μετρούμενο μέγεθος σύμφωνα με το οποίο μπορούμε να ελέγξουμε την ορθή λειτουργία ενός ενισχυτή είναι το ρεύμα τροφοδοσίας (I_{DC}). Εναλλακτικά, θα μπορούσε κανείς να μετρήσει το σήμα στις εξόδους του ενισχυτή, αν και αυτή η προσέγγιση δεν είναι πάντα εφικτή καθώς σε ενσωματωμένους ενισχυτές η πρόσβαση σε αυτές δεν είναι πάντα εφικτή, ενώ οι σχετικές παρεμβάσεις για τη μέτρηση αυξάνουν τις παρασιτικές επιδράσεις. Στην παρούσα εργασία, προτείνουμε την τροποποίηση της κυκλωματικής διάταξης ενός διαφορικού ενισχυτή με τέτοιο τρόπο ώστε να μπορούμε να ελέγξουμε την ορθή του λειτουργία σύμφωνα και με ένα τρίτο παρατηρήσιμο μέγεθος που

είναι μια τάση σε εσωτερικό κόμβο του ενισχυτή ($V_{observe}$). Στόχος είναι να αποφύγουμε τις αυξημένες παρασιτικές επιδράσεις στη λειτουργία του κυκλώματος και παράλληλα να έχουμε ένα αξιόπιστο μέγεθος για το χαρακτηρισμό του κυκλώματος ως προς την ορθή του λειτουργία χωρίς να μειώσουμε την κατασκευαστική απόδοση. Επίσης, στόχος είναι το χαμηλό κατασκευαστικό κόστος του νέου μηχανισμού ελέγχου της ορθής λειτουργίας του ενισχυτή.



Σχήμα 4.1 Γενική Τοπολογία Πόλωσης Διαφορικού Ενισχυτή

Σύμφωνα με την προτεινόμενη προσέγγιση, η γενική τοπολογία πόλωσης του διαφορικού ενισχυτή στο σχήμα 4.1 τροποποιείται με την εισαγωγή σε αυτό δύο αναλογικών διακοπών όπως φαίνεται στο σχήμα 4.2. Σκοπός της τεχνικής είναι κατά τον ΕΟΛ να καθρεπτισθεί το ρεύμα «ουράς» (tail current) του ενισχυτή στο κλάδο πόλωσης του κυκλώματος ώστε να δημιουργηθεί το νέο παρατηρήσιμο μέγεθος που είναι η τάση $V_{observe}$. Οι δύο διακόπτες λειτουργούν συμπληρωματικά, Στην κανονική λειτουργία ο αριστερός διακόπτης είναι κλειστός και ο δεξιός ανοικτός ώστε να πολωθεί κατάλληλα ο ενισχυτής. Κατά τον ΕΟΛ έχουμε την συμπληρωματική λειτουργία ώστε το ρεύμα του ενισχυτή να καθρεπτισθεί στο κλάδο πόλωσης του κυκλώματος. Για το σκοπό αυτό χρησιμοποιείται το ψηφιακό σήμα C που δίδεται ως είσοδος στους δύο διακόπτες και καθορίζει τη φορά καθρεπτισμού. Στην κανονική λειτουργία η τιμή του σήματος C είναι λογικό μηδέν.




Σχήμα 4.2 Γενική Τοπολογία Προτεινόμενης Κυκλωματικής Διάταξης ΕΟΛ

Η σχεδιαστική παρέμβαση στο κύκλωμα είναι η ελάχιστη δυνατή καθώς οι δύο διακόπτες μπορούν να υλοποιηθούν με τα ελάχιστα τρανζίστορ της τεχνολογίας με δεδομένη την μη απαίτηση υψηλών ρευμάτων σε αυτά. Συνεπώς και οι παρασιτικές επιδράσεις αυτών των τρανζίστορ στην κανονική λειτουργία του κυκλώματος θα είναι οι ελάχιστες δυνατές και συνεπώς το σχεδιαστικό κόστος για την επίτευξη των προδιαγραφών θα εξαιρετικά μικρό.

Η προτεινόμενη τεχνική στοχεύει στην ανίχνευση καταστροφικών ελαττωμάτων (αντιστατικά ανοικτοκυκλώματα και βραχυκυκλώματα) καθώς και παραμετρικών σφαλμάτων εξ αιτίας των διακυμάνσεων της κατασκευαστικής διαδικασίας (process variations). Ο ΕΟΛ μπορεί να πραγματοποιηθεί με μετρούμενα μεγέθη είτε το ρεύμα τροφοδοσίας I_{DC} , είτε την τάση $V_{observe}$, είτε και τα δύο μεγέθη από κοινού.

4.2 Σχεδίαση Πρότυπου Διαφορικού Ενισχυτή – Αποτελέσματα Προσομοιώσεων

Για την επαλήθευση της ικανότητας ΕΟΛ της προτεινόμενης τεχνικής, την εφαρμόσαμε σε έναν τυπικό διαφορικό ενισχυτή, όπως φαίνεται στο σχήμα 4.3. Το κύκλωμα σχεδιάστηκε στην 90nm CMOS τεχνολογία της UMC, με χρήση τάσης τροφοδοσίας 1V. Τα μεγέθη των τρανζίστορ δίδονται στον πίνακα 4.1. Κατά τον ΕΟΛ το κύκλωμα τροφοδοτείται στην είσοδό του με διαφορικό σήμα πλάτους 100mV και συχνότητας 100 KHz.



Σχήμα 4.3 Σχέδιο Τυπικού Διαφορικού Ενισχυτή με Ενσωματωμένη την Προτεινόμενη Τεχνική

Πίνακας 4.1 Μεγέθη Τρανζίστορ Κυκλωματικής Διάταξης

$W_1 = 10 \text{ } \mu\text{m}$	$L_1 = 80 \text{ nm}$
$W_2 = 10 \text{ } \mu\text{m}$	$L_2 = 80 \text{ nm}$
$W_3 = 480 \text{ nm}$	$L_3 = 80 \text{ nm}$
$W_4 = 480 \text{ nm}$	$L_4 = 80 \text{ nm}$
$W_5 = 120 \text{ nm}$	$L_5 = 80 \text{ nm}$
$W_6 = 120 \text{ nm}$	$L_6 = 80 \text{ nm}$
$W_7 = 120 \text{ nm}$	$L_7 = 80 \text{ nm}$
$W_8 = 120 \text{ nm}$	$L_8 = 80 \text{ nm}$
$W_9 = 120 \text{ nm}$	$L_9 = 80 \text{ nm}$

Σύμφωνα τα μετρούμενα μεγέθη που αναφέραμε στην προηγούμενη παράγραφο, δηλαδή την τάση τροφοδοσίας I_{DC} και της τάσης παρατήρησης $V_{observe}$, ελέγχουμε την ορθή λειτουργία του ενισχυτή, παρατηρώντας και μετρώντας τις προδιαγραφές του κυκλώματος. Οι προδιαγραφές στις οποίες θα πρέπει να συμμορφώνεται το κύκλωμα είναι οι ακόλουθες:


- Το κέρδος του διαφορικού ενισχυτή (A_v) σε dB.
- Η -3dB συχνότητα γονάτου (f_0).
- Το εύρος ζώνης λειτουργίας του διαφορικού ενισχυτή (bandwidth).
- Η φάση της εξόδου του διαφορικού ενισχυτή (φ).

Το αποδεκτό εύρος τιμών για καθεμία από αυτές κατά την κανονική λειτουργία δίδεται στον πίνακα 4.2 που ακολουθεί. Οι τιμές του πίνακα προέκυψαν από 3σ προσομοιώσεις Monte Carlo (1000 περάσματα) με χρήση των στατιστικών μοντέλων της UMC.


Πίνακας 4.2 Προδιαγραφές του Κυκλώματος

	AC Ανάλυση
Κέρδος A_v (dB)	18,66 - 22
Εύρος Ζώνης (Hz)	(138 - 660,7) MHz
Συχνότητα Γονάτου (f_0)	(138 - 660,7) MHz
Φάση στα 660,7 MHz (Degrees)	70,55° - 132,20°

Στα σχήματα 4.4 και 4.5 που ακολουθούν παρουσιάζονται αποτελέσματα από την Monte Carlo ανάλυση του κυκλώματος στην κανονική λειτουργία ($C=0$).



Σχήμα 4.4 Monte Carlo Προσομοίωση στην Κανονική Λειτουργία (Κέρδος, Εύρος Ζώνης, Συχνότητα Γονάτου)



Σχήμα 4.5 Monte Carlo Προσομοίωση στην Κανονική Λειτουργία (Φάση)

Επίσης στην κανονική λειτουργία και με χρήση ημιτονικού σήματος πλάτους 100mV και συχνότητας 100 KHz, προσδιορίστηκε με 3σ Monte Carlo ανάλυση (1000 περάσματα) το εύρος τιμών των δύο παρατηρήσιμων μεγεθών I_{DC} και $V_{observe}$. Στον πίνακα 4.3 που ακολουθεί δίδετε για κάθε μέγεθος το σχετικό εύρος τιμών.


Πίνακας 4.3 Εύρη Τιμών Παρατηρήσιμων Μεγεθών I_{DC} και $V_{observe}$

$V_{observe}$ (mV)	429 - 553,5
I_{DC} (uA)	12,2 - 50,6


Για να μελετήσουμε τη συμπεριφορά του κυκλώματος υπό την παρουσία ελαττωμάτων, εισάγαμε στο κύκλωμα ελαττώματα (Inductive Fault Analysis – IFA), ένα κάθε φορά, ως ακολούθως:

- Ανοιχτοκυκλώματα, με αντίσταση $r= 100 \text{ K}\Omega$.
- Βραχυκυκλώματα, με αντίσταση $r= 500 \Omega$.
- Παραμετρικά σφάλματα με αύξηση του πλάτους των τρανζίστορ κατά 20%.
- Παραμετρικά σφάλματα με μείωση του πλάτους των τρανζίστορ κατά 20%.

Στα σχήματα 4.6 και 4.7 παρουσιάζεται η εφαρμογή ενός βραχυκυκλώματος και ενός ανοιχτοκυκλώματος στην κυκλωματική διάταξη.



Σχήμα 4.6 Εφαρμογή Βραχυκυκλώματος




Σχήμα 4.7 Εφαρμογή Ανοιχτοκυκλώματος

Για κάθε ελάττωμα υποβάλλαμε το κύκλωμα σε Monte Carlo ανάλυση (1000 περάσματα) για να μελετήσουμε την επίδρασή του στη λειτουργία του διαφορικού ενισχυτή. Εν συνεχεία, καταγράψαμε το εύρος τιμών για τα μεγέθη των προδιαγραφών και για τα παρατηρούμενα μεγέθη (V_{observe} και I_{DC}) υπό την παρουσία κάθε ελαττώματος. Στόχος ήταν να διαπιστώσουμε την ικανότητα που έχει κάθε παρατηρούμενο μέγεθος να διακρίνει τα ελαττωματικά κυκλώματα (δηλαδή κυκλώματα με συμπεριφορά εκτός των προδιαγραφών) από τα μη ελαττωματικά. Ισχύουν οι ακόλουθες προτάσεις:


- Ένα κύκλωμα είναι ελαττωματικό όταν υπάρχει σε αυτό καταστροφικό ελάττωμα ή υπάρχει παραμετρικό σφάλμα και η λειτουργία του είναι εκτός προδιαγραφών.
- Ένα κύκλωμα χαρακτηρίζεται ως ελαττωματικό όταν τα παρατηρούμενα μεγέθη είναι εκτός του εύρους τιμών των προδιαγραφών όπως αυτές προσδιορίστηκαν στην ελεύθερη από ελαττώματα λειτουργία.
- Στην περίπτωση που ένα κύκλωμα χαρακτηριστεί ως μη ελαττωματικό ενώ είναι ελαττωματικό έχουμε διαφυγή ελαττωματικού κυκλώματος (test escape).
- Στην περίπτωση που ένα κύκλωμα υπό την παρουσία παραμετρικού σφάλματος χαρακτηριστεί ως ελαττωματικό ενώ δεν είναι (οι προδιαγραφές είναι εντός του αναμενόμενου εύρους), έχουμε κατασκευαστική απώλεια (yield loss).

Στα παρακάτω γραφήματα δίδονται τα αποτελέσματα των προσομοιώσεων για κάθε κατηγορία καταστροφικού ελαττώματος ή παραμετρικού σφάλματος. Τα ποσοστά που παρουσιάζονται αφορούν την κάλυψη σφαλμάτων (Fault coverage), την κατασκευαστική απώλεια (Yield Loss) (για την περίπτωση των παραμετρικών σφαλμάτων), τα ελαττωματικά κυκλώματα που ήταν εντός των προδιαγραφών (για την περίπτωση των καταστροφικών ελαττωμάτων) καθώς και τον αριθμό των ελαττωματικών κυκλωμάτων τα οποία δεν ανιχνεύθηκαν από το αντίστοιχο μετρούμενο μέγεθος (Test Escape).

Αρχικά για τα βραχυκυκλώματα μελετάται η κάλυψή τους σε σχέση με τα δύο μετρήσιμα μεγέθη. Κατά τις προσομοιώσεις εισήχθησαν στο κύκλωμα όλα τα 14 πιθανά βραχυκυκλώματα. Στα σχήματα 4.8 και 4.9 παρουσιάζονται τα σχετικά αποτελέσματα. Διαπιστώθηκε ότι η V_{observe} μπορεί να εντοπίσει μεγαλύτερο αριθμό ελαττωματικών κυκλωμάτων σε σχέση με τη I_{DC} και ταυτόχρονα να μειώσει τον αριθμό των ελαττωματικών κυκλωμάτων τα οποία διαφεύγουν τον έλεγχο.




Σχήμα 4.8 Περίπτωση των Βραχυκυκλωμάτων, $V_{observe}$




Σχήμα 4.9 Περίπτωση των Βραχυκυκλωμάτων, I_{DC}

Με τον ίδιο τρόπο μελετήθηκαν τα ανοιχτοκυκλώματα, τα οποία ήταν 9 στον αριθμό. Τα αποτελέσματα σε αυτή την περίπτωση είναι περισσότερο ξεκάθαρα ως προς την ικανότητα της τάσης $V_{observe}$ να διακρίνει σωστά τα ελαττωματικά από τα μη ελαττωματικά κυκλώματα σε σχέση με το ρεύμα I_{DC} . Τα αποτελέσματα των πειραμάτων φαίνονται στα σχήματα 4.10 και 4.11.




Σχήμα 4.10 Περίπτωση των Ανοιχτοκυκλωμάτων, $V_{observe}$




Σχήμα 4.11 Περίπτωση των Ανοιχτοκυκλωμάτων, I_{DC}


Τα παραμετρικά σφάλματα μελετήθηκαν με τη βοήθεια διακυμάνσεων $\pm 20\%$ στο πλάτος W των τρανζίστορ του κυκλώματος. Στα σχήματα 4.12, 4.13, 4.14 και 4.15 που ακολουθούν παρουσιάζεται τόσο την απόδοση της προτεινόμενης τεχνικής με τη χρήση της V_{observe} όσο και εκείνη της παραμέτρου I_{DC} για τα επιλεγμένα παραμετρικά σφάλματα.




Σχήμα 4.12 Περίπτωση Παραμετρικής Αύξησης του Πλάτους των Τρανζίστορ, V_{observe}



Σχήμα 4.13 Περίπτωση Παραμετρικής Αύξησης του Πλάτους των Τρανζίστορ, I_{DC}



Σχήμα 4.14 Περίπτωση Παραμετρικής Μείωσης του Πλάτους των Τρανζίστορ, V_{observe}




Σχήμα 4.15 Περίπτωση Παραμετρικής Μείωσης του Πλάτους των Τρανζίστορ, I_{DC}


Από τη σύγκριση των αποτελεσμάτων, παρατηρούμε ότι η μέτρηση της τάσης V_{observe} προσφέρει υψηλότερη κάλυψη σφαλμάτων μηδενική κατασκευαστική απώλεια σε σχέση με το ρεύμα τροφοδοσίας I_{DC} όπου καταγράφεται υψηλή διαφυγή ελαττωμάτων καθώς και μια μικρή κατασκευαστική απώλεια.

Γενικά, παρατηρώντας συνολικά τα αποτελέσματα των προσομοιώσεων, συμπεραίνουμε ότι η προτεινόμενη τεχνική προσφέρει πολύ υψηλότερη κάλυψη σφαλμάτων σε σχέση με την τεχνική που χρησιμοποιεί για τον ΕΟΛ το ρεύμα τροφοδοσίας. Η ποσοστιαία αύξηση στην κάλυψη σφαλμάτων είναι ίση με 52,2%. Επίσης, η κατασκευαστική απώλεια της προτεινόμενης τεχνικής είναι μηδενική κάτι που δεν μπορεί να εξασφαλίσει η τεχνική του ρεύματος τροφοδοσίας.

Ενδιαφέρον παρουσιάζει η εκτίμηση της ικανότητας ΕΟΛ του κυκλώματος όχι μόνο με χρήση κάθε τεχνικής ξεχωριστά αλλά με τον συνδυασμό των δύο τεχνικών. Στα σχήματα 4.16 και 4.17 δίδονται τα συγκεντρωτικά αποτελέσματα με τη χρήση των δύο τεχνικών, για καταστροφικά ελαττώματα και παραμετρικά σφάλματα αντίστοιχα. Σε αυτή την περίπτωση ένα κύκλωμα χαρακτηρίζεται ως ελαττωματικό αν μία από τις δύο τεχνικές το χαρακτηρίσει ως τέτοιο. Προφανώς η κάλυψη σφαλμάτων είναι υψηλότερη από αυτή που προσφέρει μόνη της η τεχνική του ρεύματος τροφοδοσίας αλλά και η διαφυγή ελαττωμάτων είναι μεγαλύτερη σε σχέση με την τεχνική μέτρησης της τάσης V_{observe} . Επιπλέον, η κατασκευαστική απώλεια καθορίζεται αποκλειστικά από την απόδοση της τεχνικής μέτρησης του ρεύματος τροφοδοσίας I_{DC} .



Σχήμα 4.16 Περίπτωση Καταστροφικών Ελαττωμάτων, $V_{observe}, I_{DC}$



Σχήμα 4.17 Περίπτωση Παραμετρικών Σφαλμάτων, $V_{observe}, I_{DC}$

Τέλος να αναφέρουμε ότι για την εφαρμογή μιας τεχνικής σχεδίασης με σκοπό τον έλεγχο της ορθής λειτουργίας είναι απαραίτητη η ταυτόχρονη σχεδίαση όλης της κυκλωματικής διάταξης (δηλ. λειτουργικό κύκλωμα και κύκλωμα ελέγχου) από κοινού έτσι ώστε να πετύχουμε τις προδιαγραφές που μας έχουν τεθεί. Για να επιδείξουμε πως επιδρούν οι διακόπτες στην λειτουργία του κυκλώματος και να έχουμε μια εκτίμηση του σχετικού σχεδιαστικού κόστους, παρουσιάζουμε στον πίνακα 4.4 τα χαρακτηριστικά λειτουργίας του κυκλώματος με και χωρίς την παρουσία των διακοπών που χρησιμοποιήθηκαν στην προτεινόμενη τεχνική.

Πίνακας 4.4 Χαρακτηριστικά του Κυκλώματος με και χωρίς την Παρουσία Διακοπών

	Κέρδος A_v (dB)	Εύρος Ζώνης (Hz)	Φάση (Degrees)	I_{DC} (μ A)
Χωρίς διακόπτες	11,9 – 21,4	(6,026 – 234,5) MHz	19,93° – 140,9°	0,58 – 8
Με διακόπτες	18,66 - 22	(138 - 660,7) MHz	70,55° - 132,20°	12,2 – 50,6

4.3 Συμπεράσματα

Για την επαλήθευση της αυξημένης ικανότητας ΕΟΛ της προτεινόμενης μεθόδου χρησιμοποιήθηκε η τοπολογία ενός τυπικού διαφορικού ενισχυτή στην οποία ενσωματώθηκε η νέα τεχνική και πραγματοποιήθηκαν Monte Carlo προσομοιώσεις τόσο για την κανονική λειτουργία όσο και για την λειτουργία υπό την παρουσία των μελετώμενων ελαττωμάτων.

Με βάση τα αποτελέσματα των προσομοιώσεων, η κάλυψη σφαλμάτων βελτιώθηκε έως και 52,2% σε σχέση με την κάλυψη σφαλμάτων που παρέχει η τυπική τεχνική ΕΟΛ με μέτρηση του ρεύματος τροφοδοσίας I_{DC} . Επίσης, σε ότι αφορά τα παραμετρικά σφάλματα, η κατασκευαστική απόδοση αυξήθηκε σε σχέση με τον I_{DC} ΕΟΛ, καθώς κυκλώματα που τα χαρακτηριστικά λειτουργίας τους είναι εντός των προδιαγραφών, παρότι υπόκεινται στην επίδραση παραμετρικών σφαλμάτων, δεν χαρακτηρίζονται ως ελαττωματικά με την νέα τεχνική.

Η τεχνική που προτείνουμε έχει μικρό κόστος σε επιφάνεια πυριτίου. Το κόστος στο υπό μελέτη κύκλωμα ήταν 1,12%. Επίσης, η παρασιτική επίδραση των διακοπών που

προστέθηκαν στην κανονική λειτουργία του κυκλώματος είναι ασήμαντη σύμφωνα με τα πειραματικά αποτελέσματα των προσομοιώσεων. Η νέα τεχνική επιτρέπει τον ΕΟΛ διαφορετικών ενισχυτών με υψηλή κάλυψη σφαλμάτων, χωρίς την ανάγκη σύνδεσης των κυκλωμάτων ΕΟΛ σε ευαίσθητους κόμβους του υπό έλεγχο κυκλώματος (π.χ. κόμβοι εξόδου) γεγονός που θα επέφερε σημαντική μείωση των επιδόσεων του ενισχυτή.

ΑΝΑΦΟΡΕΣ

- [1] Σ. Πακτίτης, “Τελεστικοί Ενισχυτές & Γραμμικά Ολοκληρωμένα Κυκλώματα”, ΙΩΝ, 2005.
- [2] B. Vinnakota, “Analog and Mixed-Signal Test”, Prentice Hall, 1998.
- [3] A. Sedra και K. Smith, “Μικροηλεκτρονικά Κυκλώματα”, Τόμος Α’, Παπασωτηρίου, 1994.
- [4] A. Sedra και K. Smith, “Μικροηλεκτρονικά Κυκλώματα”, Τόμος Β’, Παπασωτηρίου, 1994.
- [5] Tony Chan Carusone, David A. Johns, Kenneth W. Martin, “Analog Integrated Circuit Design”, 2nd Edition, J. Wiley, 2011.
- [6] Ron Mancini, “Op Amps For Everyone”, Texas Instrument, 2001.
- [7] R.J. Baker, “CMOS Circuit Design, Layout and Simulation”, 2nd Edition, IEEE Press, 2005.
- [8] M. Sachdev και J. Pineda de Gyvez, “Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits”, 2nd Edition, Springer, 2007.
- [9] Laung-Terng Wang, Cheng-Wen Wu, Xiaoqing Wen, “VLSI Test Principles And Architectures/ Design For Testability”, Morgan Kaufmann, Princeton University, 2006.
- [10] Laung-Terng Wang, Charles Stroud, Nur Touba, “System On Chip Test Architectures/ Nanometer Design For Testability”, Morgan Kaufmann, Princeton University, 2008.
- [11] Ι. Λιαπέρδος, “Τεχνικές Ελέγχου Ορθής Λειτουργίας και Διόρθωσης Επιδόσεων Τηλεπικοινωνιακών Ολοκληρωμένων Κυκλωμάτων Υψηλών Συχνοτήτων”, Διδακτορική Διατριβή, Αθήνα, 2014.
- [12] Erik Brunvand, “Digital VLSI Chip Design with Cadence and Synopsys CAD Tools”, Addison-Wesley, 2010.
- [13] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic, “Ολοκληρωμένα Ψηφιακά Κυκλώματα (Digital Integrated Circuits)”, Κλειδάριθμος, 2006.

- [14] Eiichi Teraoka, Toru Kengaku, Ikuo Yasui, Kazuyuki Ishikawa, Takahiro Matsuo, Hideyuki Wakada, Narumi Sakashita, Yukihiro Shimazu, and Takeshi Tokuda, "A built-in self-test for ADC and DAC in a single-chip speech CODEC", in *IEEE International Test Conference*, pp. 791-796, 1993.
- [15] M. Ismail and T. Fiez, eds., "Analog VLSI: Signal and Information Processing", McGraw-Hill, 1994.
- [16] J. Verfaillie and D. Haspeslagh, "A general purpose design-for-test methodology at the analog-digital boundary of mixed-signal VLSI", *Journal of Electronic Testing: Theory and Applications*, vol. 9, pp. 109-115, 1996.
- [17] F. Novak, I. Mozetic, M. Santo-Zarnik, and A. Biasizzo, "Enhancing design for test of active analog filters by using CLP(r)", *Analog Integrated Circuits and Signal Processing*, vol. 4, pp. 215-229, 1993.
- [18] L. Milor and A. Sangiovanni-Vincentelli, "Optimal test set design for analog circuits", in *IEEE International Conference on Computer Aided Design*, pp. 294-297, November 1990.
- [19] J. Van Spaandonk and T. A. Am. Kevenaer, "Selecting measurements to test the functional behavior of analog circuits", *Journal of Electronic Testing: Theory and Applications*, vol. 9, pp. 9-18, 1996.
- [20] G. N. Stenbakken and T. M. Souders, "Linear error modeling of analog and mixed-signal devices", *IEEE International Test Conference*, pp. 573-581, 1991.
- [21] Boyle, GR, BM Cohn, DO Pederson, and JE Solomon, "Macromodeling of Integrated Circuit Operational Amplifiers," *IEEE Journal of Solid-State Circuits*, December 1974.
- [22] J. Leenstra and L. Spaanenbunrg, "Hierarchical Test Assembly for Macro Based VLSI Design", *IEEE International Test Conference*, pp. 520-527, 1990.
- [23] F.P.M. Beenker et al., "Macro Testing: Unibing IC and Board Test", *IEEE Design and Test of Computers*, Dec. 1986, pp. 26-32.
- [24] IEEE P1149.1 document, Test Access Port and Boundary-scan architecture.
- [25] B. Vinnakota and R. Harjani, "The design of analog self-checking circuits", *IEEE International Conference on VLSI Design*, 1994.
- [26] C.-Y. Pang, K.-T. Cheng, and S. Gupta, "A comprehensive fault macromodel for op amps", in *IEEE International Conference on Computer Aided Design*, 1994.
- [27] K. Arabi and B. Kaminska, "Oscillation-test strategy for analog and mixed-signal integrated circuits" in *14th IEEE VLSI Test Symposium*, pp. 476-482, April 1996.

[28] M. Abramovici, M. Breuer, and A. Friedman, "*Digital Systems and Testable Design*", Englewood Cliffs, NJ, Computer Science Press, 1990.

[29] R.-wen Liu, "*Testing and Diagnosis of Analog Circuits and Systems*", Van Nostrand Reinhold, 1991.

[30] E. Flaherty, A. Allan, and J. Morris, "Design for Testability of a modular, mixed-signal family of VLSI devices", in *IEEE International Test Conference*, pp. 797-804, 1993.

ΣΥΝΤΟΜΟ ΒΙΟΓΡΑΦΙΚΟ

Ο Πριστούρης Παναγιώτης γεννήθηκε το 1987 στην Καλαμάτα. Αποφοίτησε το 2004 από το 1^ο Ενιαίο Λύκειο Μεσσήνης.

Είναι απόφοιτος του τμήματος Πληροφορικής του Πανεπιστημίου Ιωαννίνων το έτος 2010. Τον Φεβρουάριο του 2011 έγινε δεκτός στο μεταπτυχιακό πρόγραμμα σπουδών του τμήματος Πληροφορικής του Πανεπιστημίου Ιωαννίνων με ειδίκευση στις Τεχνολογίες- Εφαρμογές.

Τα ερευνητικά του ενδιαφέροντα εστιάζονται στους τομείς της σχεδίασης κυκλωμάτων και της μικροηλεκτρονικής.

Πέρα από αυτά, τα ενδιαφέροντά του είναι ποικίλα και εστιάζονται στην Τέχνη και συγκεκριμένα στην Ζωγραφική. Έχει λάβει μέρος σε αρκετές εκθέσεις στα Ιωάννινα ενώ η καλλιτεχνική του πορεία έχει σηματοδοτηθεί με διάφορες διακρίσεις.

Σήμερα, πέρα από την εκπόνηση των μεταπτυχιακών του σπουδών, φοιτά στο τμήμα Πλαστικών Τεχνών και Επιστημών της Τέχνης της σχολής Καλών Τεχνών του Πανεπιστημίου Ιωαννίνων.