

Μοντέλα Αρχιτεκτονικής στην Σύνθεση



Σχεδιαστικά Στυλ & Αρχιτεκτονική


Ο σχεδιαστής επιλέγει

Σχεδιαστικό στυλ π.χ. επεξεργαστής Αρχιτεκτονική

- ✓ prioritized interrupt
- ✓ instruction buffer
- ✓ bus-oriented datapath
- ✓ serial I/O
- ✓ direct memory access ...
- ✓ αριθμός καταχωρητών
- ✓ αριθμός διαύλων
- ✓ βαθμίδες pipeline
- ✓ υλοποίηση εντολών
- ✓ προσπέλαση μνημών ...

Κάθε αλγόριθμος σύνθεσης έχει σαν στόχο συγκεκριμένη αρχιτεκτονική
όσο πιο ρεαλιστική είναι η αρχιτεκτονική αυτή, τόσο καλύτερη
η ποιότητα της σχεδίασης, και τόσο πιο εκλεπτυσμένος
αλγόριθμος απαιτείται.

Παράδειγμα μη ρεαλιστικής αρχιτεκτονικής αρχιτεκτ.



Σε έναν κύκλο ρολογιού γίνονται

1. ανάγνωση 2 τελονυμένων
2. πράξη
3. αποθήκευση αποτελέσματος



Κύκλος ρολογιού = 100 ns

Εξαρτημένες πράξεις:

Program 1: $x \leq a + b; (100\text{ns})$
 $y \leq c - x; (100\text{ns})$

Aνεξάρτητες πράξεις:
200ns

Program 2: $x \leq a + b; (100\text{ns})$
 $y \leq c - d; (100\text{ns})$

3-bus nonpipelined design


Παράδειγμα γιη ρεαλιστικής αρχιτεκτ.

- Το μοντέλο αυτό είναι πολύ απλό και μη δεαλιστικό
- Τα 3 bus κοστίζουν πολύ αφού καταλαμβάνουν μεγάλο τμήμα του χώρου.
- Ο κύκλος ρολογιού είναι μεγάλος
- Μεγάλο μέρος του κύκλου οι μονάδες μένουν ανεκμετάλλευτες (αναμονή) αφού λειπουργούν εναλλακτικά.
- Η σύνθεση του είναι απλή

Παράδειγμα ρεαλιστικής αρχιτεκτονικής.

Προσθήκη καταχωρητών LIR, RIR.

Βελτιώσεις:



1. Μισός κύκλος ρολογιού (50 ns).

2. Αύξηση χρόνου χρήσης μονάδων σε κάθε κύκλο.

3. Απαιτεί μόνο 2 buses

Σε έναν κύκλο ρολογιού γίνονται


ανάγνωση File=>LIR, RIR ή
ανάγνωση File=>LIR & πράξη με
αποθήκευση στο RIR

πράξη & αποθήκευση ALU=>File

2-bus pipelined design

Απαιτεί πιο περίπλοκο αλγόριθμο σύνθεσης.

Παρούδειγμα ρεαλιστικής αρχιτεκτονικής



Εξάρτηση πράξεων:

LIR <= a;	RIR <= b;	(50ns)
X, RIR <= LIR + RIR;	LIR <= c;	(50ns)
y <= LIR - RIR;		(50ns)

$$150\text{ns} = \beta \varepsilon \lambda t \omega \sigma 25\%$$

Ανεξάρτητες πράξεις:

LIR <= a;	RIR <= b;	(50ns)
X <= LIR + RIR;		(50ns)
LIR <= c;	RIR <= d;	(50ns)
y <= LIR - RIR;		(50ns)


$$200\text{ns} = \beta \varepsilon \lambda t \omega \sigma 0\%$$



2-bus pipelined design

O αλγόριθμος σύνθεσης απαιτεί διερεύνηση της εξάρτησης πράξεων για εφαρμογή ή όχι.

Συνδυαστική Λογική



Συνδυαστική Λογική

Εκφράσεις Boole για αθροιστή

$$C_0 = C_{in}$$

$$C_{i+1} = a_i b_i + c_i (a_i + b_i)$$

$$\text{sum}_i = a_i \text{ EXOR } b_i \text{ EXOR } c_i$$

$$C_{out} = C_{16}$$

Sliceable


UnSliceable

Με διεση εφαρμογή έχουμε αθροιστή ρυθής αναδρομικά έχουμε αθροιστή πρόβλεψης κρατουμένου.


► Τρόποι Περιγραφής Συνδυαστικής Λογικής:

- α) Εκφράσεις Boole,
 - β) Πίνακας Αλήθειας (για λίγες εισόδους ή για λίγους άσσους στην έξοδο).
- Τρόποι Υλοποίησης: ROM, PLA, Decoders, Primitive Gates

Συνδυαστική Λογική



Συνδυαστική Λογική



**Decoder implementation
of an XOR gate**

**Logic gate implementation
of an EXOR gate**

Συνδυαστική Λογική

Σύγκριση Αρχιτεκτονικών Συνδυαστικών Κυκλωμάτων

- H ROM είναι η πιο ακριβή.
- H PLA έχει προγραμματίζομενο και το AND πίνακα ύρα έχει μεγαλύτερη ενοελιξία σε μικρότερο χώρο από την ROM.
- H ROM υπερτερεί όταν έχουμε πολλές εξόδους (πολλαπλή χρήση των ελαχιστόρων).
- H προσθήκη μίας εισόδου στην ROM απαιτεί διπλασιασμό της επιφάνειας ενώ στην PLA αυξάνει κατά λίγο την επιφάνεια.
- Οι πύλες επιτρέπουν την σχεδίαση λογικής πολλαπλών επιπέδων.
- ROM και PLA κατασκευάζονται και ελέγχονται ευκολότερα.

Συνδυαστική Λογική

Διαδικασία Σύνθεσης για Συνδυαστικά Κυκλώματα

- Compilation (μετάφραση περιγραφής σε ενδιάμεση μορφή)
 - ROM-PLA
- Minimization (ελαχιστοποίηση αριθμού και μεγέθους παραγόντων)
- Optimization (μείωση κρίσιμων μονοπατιών)
- Technology Mapping (χρήση βέλτιστων πυλών για κάθε περίπτωση)
- Transistor Sizing (ανάλογα με απαιτήσεις ταχύτητας / επιφάνειας)

Finite State Machines

- Είναι το πλέον χρησιμοποιούμενο μοντέλο σχεδίασης
- Αποτελείται από ένα σύνολο εισόδων, καταστάσεων, μεταβάσεων, και ενεργειών (εξόδων).

$$\langle S, I, O, f: S \times I \rightarrow S, h: S \times I \rightarrow O \rangle$$


- Eίδη Μηχανών
- Κατάστασης
- 1. Autonomous
 - 2. State based
 - 3. Transition based
 - 4. Machines with datapath
 - 5. Communicating machines

Autonomous FSMs

- Λεν υπάρχουν εξωτερικοί είσοδοι ($I = \emptyset$).

- Χρησιμοποιεύται για μονάδες που τρέχουν ελεύθερα.

- Οι καταστάσεις αποθηκεύονται σε Flip Flops.




State diagram

Present state	Next state
$Q_1 Q_0$	$Q_1 Q_0$
$s_0 = 0\ 0$	$s_1 = 0\ 1$
$s_1 = 0\ 1$	$s_2 = 1\ 0$
$s_2 = 1\ 0$	$s_0 = 0\ 0$


Κωδικούηση με 2 bits

Next-state table

Autonomous FSMs



Logic implementation



State waveforms


Autonomous FSMs

MODULO-3 DIVIDER

Present state $Q_1 Q_0$	Next state $Q_1 Q_0$	Output γ
$s_0 = 0\ 0$	$s_1 = 0\ 1$	0
$s_1 = 0\ 1$	$s_2 = 1\ 0$	0
$s_2 = 1\ 0$	$s_0 = 0\ 0$	1

State table

Με Προσθήκη εξόδου
Διαιρέτης με 3
(Κάθε τρεις παλμούς η
έξοδος είναι στο 1 για
έναν παλμό).



Logic implementation

State Based/Transition Based FSMs

- Εχουν σύνολο εισόδων.
- Διαφέρουν στον καθορισμό της συνάρτησης εξόδων:
- Στο **state based** (Moore) η έξοδος εξαρτάται μόνο από την κατάσταση του FSM (αλλάζει μόνο σε ακμές).
- Στο **transition based** (Mealy) η έξοδος εξαρτάται από την κατάσταση του FSM και τις εισόδους (αλλάζει και ενδιάμεσα σε ακμές).

Παράδειγμα State Based FSMs

Παράδειγμα state based FSM (modulo 3 divider)


Προσθήκη εισόδου Count που επιτρέπει την μέτρηση.

Present state	Input	Next state
Q ₁ Q ₀	Count	Q ₁ Q ₀
s ₀ = 0 0	1	s ₀ = 0 1
s ₁ = 0 1	1	s ₂ = 1 0
s ₂ = 1 0	1	s ₀ = 0 0
don't care	0	s ₀ = 0 0


Οι πίνακες είναι χωριστοί αφού η έξοδος εξαρτάται μόνο από την παρούσα κατάσταση και όχι την είσοδο.

Present state	Output
Q ₁ Q ₀	Q ₁ Q ₀
s ₀ = 0 0	0
s ₁ = 0 1	0
s ₂ = 1 0	1

Παραδειγμα State Based FSMs



Logic implementation



Input and output waveforms

Παράδειγμα Transition Based FSMs


Παράδειγμα transition based FSM (modulo 3 divider)

Present state	Input	Next state	Output
$Q_1 Q_0$	Count	$Q_1 Q_0$	Y
$s_0 = 0 \ 0$	1	$s_0 = 0 \ 1$	0
$s_1 = 0 \ 1$	1	$s_2 = 1 \ 0$	0
$s_2 = 1 \ 0$	1	$s_0 = 0 \ 0$	1
don't care	0	$s_0 = 0 \ 0$	0


Next-state and output tables

Ο πίνακας είναι ενιαίος αφού η έξοδος εξαρτάται από την παρούσα κατάσταση και την είσοδο.

State Based/Transition Based FSMs



Logic implementation



Input and output waveforms

State Based/Transition Based FSMs

Η διαδικασία σύνθεσης για τα state/transition based FSMs περιλαμβάνει τα ακόλουθα βήματα

- Ελαχιστ. αριθμού καταστάσεων (απαλοιφή πλεοναζόντων).
- Compilation
- State minimization
- Ελαχιστ. λογικής εξόδου και μετάβασης καταστάσεων (πλεονασμός καταστάσεων)
- State encoding (μπορεί να βοηθήσει στην ελαχιστοποίηση). Με trade-off μπορούμε να ελαχιστοποιήσουμε αριθμό Flip Flops ή συνδυαστικής λογικής μετάβασης/εξόδου
- Δυαδική Κωδικοποίηση
- One-Hot
- Σύνθεση συναρτήσεων μετάβασης/εξόδου (συνδυαστική λογική)

FSM with DataPath

- Ta FSMs αποδίδουν για ως και μερικές εκατοντάδες καταστάσεις.
- Απλές μονάδες (I/O interfaces) μπορεί να έχουν χιλιάδες καταστάσεις.
- Μοντέλο FSM με DataPath: Κωδικοποιούμε καταστάσεις με ακέραιες και πραγματικές μεταβλητές (ακέραιος 16 bits = 65536 καταστάσεις).


Παράδειγμα

- module-3 divider με **μία** κατάσταση
- Μία μεταβλητή x (2 bits) αναπαριστά τον μετρητή

Present State	Input	Next State	Output
s_0	(Count = 1) AND ($x \neq 2$) (Count = 1) AND ($x = 2$) Count = 0	s_0	$x = x + 1, Y = 0$ $x = 0, Y = 1$ $x = 0, Y = 0$

Next state and output table

FSM with DataPath (FSMD)



Πλεονέκτημα:

Δεν χρειάζεται κάθε μία κατάσταση του μετρητή να είναι και κατάσταση της μηχανής.

Μοντελοποιούμε την λειτουργία του DataPath δηλ. αύξηση ή μηδένιση και την ελέγχουμε με το FSM

Το κόστος σταθερό για μέτρηση έως το 2 ή μεγαλύτερο αριθμο πχ.
15.678


Datapath implementation

Χρ. Καβουσανός

Μοντέλα Αρχιτεκτονικής

FSM with DataPath

- Τα μοντέλα FSMID περιγράφουν συστήματα σε RTL.
- Το DataPath εκτελεί τις πράξεις, ενώ το καθεαντό FSM ελέγχει το DataPath.




Παράδειγμα: Μοντέλο επεξεργαστή σε FSM

Το μοντέλο επεξεργαστή (στην ροή εκτέλεσης εντολών) μπορεί να χητσιουποιηθεί για την υλοποίηση FSM:

- Η επόμενη κατάσταση μπορεί να είναι η παρούσα αν ξημένη κατά 1 ή μία κατάσταση διακλάδωσης αποθηκευμένη σε ROM ή PLA.
- Η επιλογή γίνεται από ειδικό bit ελέγχου που ελέγχει πολυπλέκτη.
- Το bit ελέγχου επιλέγεται και αυτό ανάμεσα από εισόδους ελέγχου και bit κατάστασης.
- Οι είσοδοι ελέγχου μπορεί να είναι κάποιες διακοπές.
- Τα bit κατάστασης είναι εσωτερικά ($\pi\chi$ status flags C, Z, N, O, ...).
- Για κάθε bit ελέγχου αποθηκεύεται ο κατάλληλος κωδικός – κατάσταση στην ROM.

Παράδειγμα: μοντέλο επεξεργαστή σε FSMD

Εξωτερικά γεγονότα (διακοπές)



Επιλογή Επόμενης Κατάστασης

Χρ. Καβουσιανός

Μοντέλα Αρχιτεκτονικής

Σύνθεση για FSMDS

Διαδικασία σύνθεσης για τα FSMDS:



- Compilation
- Unit Selection (αριθμό και τύπο μονάδων αποθήκευσης, λειτουργίας, διασύνδεσης που θα χρησιμοποιηθούν)
- Storage Binding (ανάθεση μεταβλητών σε αποθηκευτικά στοιχεία / διαμοίραση ανάλογα με χρόνο ζωής)
- Unit Binding (ανάθεση λειτουργιών σε μονάδες – λειτουργίες σε διαφορετικές καταστάσεις είναι ανεξάρτητες και εκτελούνται από κοινές μονάδες)
- Interconnection Binding (ανάθεση μονάδων διασύνδεσης)
- Control Definition (δημιουργία Boolean εκφράσεων για κάθε σήμα ελέγχου)
- Control Unit Synthesis
- Functional Unit Synthesis

Αρχιτεκτονική Συστήματος

- Σε επίπεδο συστήματος κάθε FSMD αντιστοιχεί σε μία διαδικασία (process).
- Κάθε process περιγράφεται από δομές ελέγχου (loop, if, case, ...).
- Κάθε σύστημα αποτελείται από συνεργαζόμενες processes και άρα από συνεργαζόμενα FSMDs.
- Απαιτείται επικοινωνία κυρίως μεταξύ των μηχανών καταστάσεων.
- Η επικοινωνία μπορεί να είναι σύγχρονη ή ασύγχρονη.



Πρωτόκολλο HandShake



Πρωτόκολλο HandShake

Ενδιάμεσα μπορεί να χρησιμοποιηθεί το bus.

Όταν ο ρυθμός επικοινωνίας είναι γνωστός το πρωτόκολλο απλοποιείται.

Παράδειγμα: Προσπέλαση μνήμης

1. Αίτηση στην μνήμης (Request)
2. Ανάγνωση δεδομένων σε γνωστό χρόνο.


Αρχιτεκτονική Συστήματος

Διαδικασία σύνθεσης σε επίπεδο συστήματος:

- Compilation (μετατροπή της περιγραφής σε Control Data Flow Graph – CDFG που δείχνει εξαρτήσεις δεδομένων και ελέγχου).
- Partitioning (διαίρεση σε chips και υποομάδες/chip, κάθε υποομάδα υλοποιείται με μια FSMD δομή)
- Interface Synthesis (καθορισμός επικοινωνίας)
- Scheduling (διαμορφώνεται το CDFG σε καταστάσεις ή βήματα ελέγχου)
- FSMD Synthesis


Συγχρονισμός Συστήματος (clocking)

- Στα σύγχρονα συστήματα απαιτείται ρολόϊ.
- Το ρολόϊ συγχρονίζει την αποθήκευση των δεδομένων στα στοιχεία μνήμης (flip flops / latches).
- Έχουμε ακινητοροδότητα flip flops και ευαίσθητα σε ακτή latches.




Συγχρονισμός Συστήματος (clocking)

Αφέντης - Σκλάβος




- Η αποθήκευση σε δύλα τα στοιχεία γίνεται ταυτόχρονα σε ένα σύστημα (συγχρονισμός).
- Υπόρχουν περιπτώσεις που προτιμάται το ένα είδος συγχρονισμού έναντι του άλλου.
- Υπόρχουν περιπτώσεις που δεν μπορεί να χρησιμοποιηθεί ο συγχρονισμός εναισθησίας σε ακιές (καταχωριτές ολίσθησης).

Συγχρονισμός Συστήματος (clocking)



Shift-register with latches




Shift-register with MS flip-flops


Συγχρονισμός Συστήματος (clocking)

Πρόβλημα:

Μπορεί αφέντης σκλάβος να ανοίξουν μαζί (εναίσθητο σε σχεδίαση κατασκευή)




Single-phase clock




2-phase clock

Πολυφασικά ρολόγια



Δίαυλοι

- Είναι η πιο διαδεδομένη μονάδα διασύνδεσης.
- Έχουν πολύ απλό Layout
- Μπορούμε να διασυνδέουμε μονάδες πολύ εύκολα.
- Το βασικό δομικό στοιχείο είναι ο οδηγός τριών καταστάσεων.




Ελεγκτής Διαύλου: FSMD

→ Τηρεί προτεραιότητες

→ Παρέχει την χρήση του Bus

Δέχεται αυτήσεις χρήσης

Δίαυλοι




Bus interface

Pipelining

- Αυξάνει το ποσοστό χρήσης λειτουργικών μονάδων.
- Μειώνει τον χρόνο κύκλου.
- Εισάγει περιορισμούς καθώς το αποτέλεσμα μίας πράξης δεν μπορεί να είναι διαθέσιμο για τις επόμενες πράξεις (μέχρι να βγει από το pipeline).
- Η μονάδα ελέγχου είναι πιο περίπλοκη.
- Αισιρείται η μονάδα σε βαθμίδες και πριν από κάθε βαθμίδα τοποθετείται ένα latch.
- Η πιο αργή βαθμίδα καθορίζει την συχνότητα ρολογιού.

Pipelined Functional Unit




Non-pipelined datapath

Pipelined datapath with 2-stage adder

Pipelined Control Unit

Στις pipelined μονάδες ελέγχου διαιρείται σε βαθμίδες α) η λογική επόμενης κατάστασης και β) η λογική εξόδου



Pipelined control unit

Συνήθως μπαίνονται latches μόνο στις εισόδους και εξόδους της λογικής ελέγχου καθώς δεν υπάρχουν πολλά επίπεδα πυλών σε μονάδες ελέγχου.

Χρ. Καβουσιανός

Μοντέλα Αρχιτεκτονικής